HLS 报告 - 2022.1 简体中文

HLS 报告可以提供有关用户内核的高层次综合 (HLS) 进程的详细信息，在硬件仿真和系统构建的编译进程中会生成此报告。此进程会将 C/C++ 和 OpenCL 内核转换为硬件描述语言，用于在 FPGA 上实现内核逻辑。此报告可以提供定制生成的硬件逻辑的 FPGA 资源使用情况、运行频率、时延和接口信号的估算结果。这些详细信息可以为用户提供诸多见解，指导其执行内核最优化。

如果从 Vitis IDE 运行此报告，此报告可在以下目录中找到：_x/<kernel_name>.<target>.<platform>/<kernel_name>/<kernel_name>/solution/syn/report

在 Vitis 分析器中打开“Compile Summary”（编译汇总）或者“Link Summary”（链接汇总）即可打开 HLS 报告，如 使用 Vitis 分析器 中所述。HLS 报告示例如下所示。