RTL 内核开发流程 - 2022.1 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2022-05-25
Version
2022.1 简体中文

本节解释了使用 Vivado Design Suite 内的Package IP(封装 IP)功能特性来创建 RTL 内核的过程。Package IP命令可提供Package for Vitis(适用于 Vitis 的封装)选项,该选项可以显著简化将现有 RTL IP 封装为赛灵思对象 (XO) 文件以供在 Vitis 环境内的过程。

封装后的 XO 文件作为一个容器,其中包含 Vivado IP 对象(包括源文件)以及关联的内核 XML 文件。通过使用 Vitis 编译器,可将 XO 文件与其它内核相结合,并与目标平台相链接,并通过构建 XO 文件来用于执行硬件流程或硬件仿真流程。

Package for Vitis功能特性可提供 DRC 用于检查封装的 IP 的完整性,然后再生成 XO 文件,并且可自动执行 package_xo 命令以简化已封装的 RTL 内核的生成过程。