Vitis™ System Compilation（系统编译）模式简称 VSC，它支持您创建统一的单一源码 C++ 模型，用于捕获系统组合，包括硬件加速器代码和主机应用代码（基于 C 语言线程）。对于仅限在数据中心内使用的加速工程，VSC 会创建系统结构以捕获 C++ 模型内指定的设计意图，生成必要的主机代码并将其链接到赛灵思的 Xilinx Runtime (XRT) 以执行该设计。此模型整合了运行时软件层，其中包含大量自动化功能用于执行加速器硬件和管理数据传输。VSC 使用 Vitis 编译和链接工具来生成 FPGA 比特流和设计相关的对象代码或软件驱动程序，并将其与应用其余部分相链接以创建可执行文件。
VSC 支持大部分 Alveo 数据中心加速器卡，如需获取完整列表，请参阅 受支持的平台和启动示例。
本部分包含以下章节：