重要: 运行工具前,请按 设置 Vitis 环境 中所述方式设置命令 shell 或窗口。
构建 xclbin 文件的第一阶段是使用赛灵思
Vitis 编译器来编译内核代码。为了正确编译内核,需要使用多个
v++
选项。以下是编译 vadd
内核的命令行示例:v++ -t sw_emu --platform xilinx_u200_gen3x16_xdma_2_202110_1 -c -k vadd \
-I'./src' -o'vadd.sw_emu.xo' ./src/vadd.cpp
所用各实参如下所述。请注意,部分实参为必需。
-
-t <arg>
:指定构建目标,如 构建目标 中所述。软件仿真 (sw_emu
) 用作为示例。可选。默认值为 hw。 -
--platform <arg>
:指定用于构建的加速器平台。这是必需的实参,因为运行时功能和目标平台均作为 FPGA 二进制文件的一部分链接在一起。要为嵌入式处理器应用编译内核,请指定嵌入式处理器平台:--platform $PLATFORM_REPO_PATHS/zcu102_base/zcu102_base.xpfm
。 -
-c
:编译内核。必需。内核必须分 2 个独立步骤进行编译 (-c
) 和链接 (-l
)。 -
-k <arg>
:与源文件关联的内核名称。 -
-o'<output>.xo'
:指定编译器输出的共享对象文件。可选。 -
<source_file>
:为内核指定源文件。可指定多个源文件。必需。
以上列表是可用的大量选项的一部分样本。请参阅 Vitis 编译器命令 以获取各命令行选项的详细信息。请参阅 v++ 命令的输出目录 以了解各输出文件的位置。
完成编译步骤后,此进程中生成的任何报告都会收集到 <kernel_name>.compile_summary 内。此报告集合可通过打开 Vitis 分析器中的 compile_summary 来查看,包括汇总报告、时序和资源估算的内核估算、提供编译建议的内核指南以及来自 Vitis HLS 的 HLS 综合 log 日志。如需了解更多信息,请参阅 使用 Vitis 分析器。