全局存储器 - 2022.1 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2022-05-25
Version
2022.1 简体中文
图 1. “RTL Kernel”Wizard 全局存储器页面

内核可通过 AXI4 主接口来访问全局存储器。每个 AXI4 接口彼此独立运行,并且每个 AXI4 接口可以连接到一个或多个存储器控制器以连接到诸如 DDR4 等片外存储器。全局存储器主要用于在内核与主机之间进行大数据集的双向往来传递。它还可以用于在内核之间传递数据。如需了解有关如何设计这些接口以实现最优性能的建议,请参阅 AXI4 接口的存储器性能最优化

提示: 对于每个接口,“RTL Kernel”Wizard 会在顶层封装文件中生成 AXI 主逻辑示例以作为起点,如果需要,可将其丢弃。
Number of AXI master interfaces(AXI 主接口数)
指定内核上存在的接口数。最多 16 个接口。对于每个接口,您可以定制接口名称、数据宽度和关联实参的数量。每个接口都包含所有读写通道。“RTL Kernel”Wizard 建议的默认名称为 m00_axim01_axi。如果不更改这些名称,那么向全局存储器分配接口(如 将内核端口映射到存储器 中所述)时,这些名称可供使用。

AXI master definition(表格列形式的“AXI 主接口定义”)

Interface name(接口名称)
指定接口的名称。为确保最大兼容性,实参名称遵循与内核名称相同的标识符规则。
Width (in bytes)(以字节为单位的宽度)
指定 AXI 数据通道的数据宽度。赛灵思建议与存储器控制器 AXI4 从接口的本机数据宽度保持匹配。存储器控制器从接口宽度通常为 64 个字节(512 位)。
Number of arguments(实参数)
指定与此接口关联的实参数目。每个实参均表示一个指向全局存储器的数据指针,该全局存储器可供内核访问。

Argument definition(实参定义)

Interface(接口)
指定 AXI 接口的名称。该值是从表格中定义的接口名称复制所得,且在此处无法修改。
Argument name(实参名称)
指定指针实参的名称,此名称与函数原型特征符上显示的名称相同。为每个实参赋予一个 ID 值。此 ID 值用于从主机软件访问该实参,如 主机编程 中所述。在此向导的汇总页面上可以找到 ID 赋值方式。为确保最大兼容性,实参名称遵循与内核名称相同的标识符规则。在生成的 RTL 内核控制寄存器模块中,实参名称用作为输出信号。