支持硬件加速器流水线通过串流来进行通信是 FPGA 和基于 FPGA 的 SoC 的主要优势之一,这在 DSP 和图像处理应用领域以及通信系统内已经得到广泛使用。
串流中所涉及的内核端口均在内核中定义,主机程序不会对其进行寻址。在转发数据以供处理之前,无需将数据发送回全局存储器。内核之间的连接是在 v++
链接进程中直接定义的,如 在计算单元之间指定串流连接 中所述。
支持硬件加速器流水线通过串流来进行通信是 FPGA 和基于 FPGA 的 SoC 的主要优势之一,这在 DSP 和图像处理应用领域以及通信系统内已经得到广泛使用。
串流中所涉及的内核端口均在内核中定义,主机程序不会对其进行寻址。在转发数据以供处理之前,无需将数据发送回全局存储器。内核之间的连接是在 v++
链接进程中直接定义的,如 在计算单元之间指定串流连接 中所述。