Vitis 应用加速开发流程中的 SystemC 模型允许您对 RTL 算法快速建模，以供在软件和硬件仿真中进行快速分析。如果在 RTL 内核仍在开发时，您想要直接进行某些系统分析，那么您可使用此方法来对部分系统进行建模。
SystemC 模型功能支持使用 ap_ctrl_hs 和 ap_ctrl_chain 的所有 XRT 管理的内核执行模型。它还支持对 AXI4 接口 (m_axi) 和 AXI4-Stream 接口 (axis) 进行建模，并支持对 s_axilite 接口进行寄存器读写操作。
您可在 SystemC TLM 模型内对自己的内核代码进行建模、提供到其它内核与主机应用的接口，并在仿真期间使用自己的内核代码。您可以创建赛灵思对象文件 (XO) 将 SystemC 模型链接到 xclbin 中的其它内核。后续章节探讨了如何创建 SystemC 模型、如何使用 create_sc_xo 命令创建 XO，以及如何使用 v++ 命令生成 xclbin。
提示： 请谨记，SystemC 模型并非周期精确模型，因此会影响仿真的时序结果。它不影响 RTL 代码的实际带宽、时延或吞吐量。