将 AXI 接口分配至 DDR 存储体 - 2022.1 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2022-05-25
Version
2022.1 简体中文
重要: 使用多个 DDR 接口时,赛灵思要求您为每个内核/CU 指定 DDR 存储体,并指定用于放置内核的 SLR。如需了解更多信息,请参阅 将内核端口映射到存储器将计算单元分配给 SLR

以下配置文件示例中指定了 connectivity.sp 选项以及 v++ 命令行,此命令行用于将输入指针 (M_AXI_GMEM0) 连接到 DDR 存储体 0,并将输出指针 (M_AXI_GMEM1) 连接到 DDR 存储体 1:

config_sp.cfg 文件:

[connectivity] 
sp=apply_watermark_1.m_axi_gmem0:DDR[0] 
sp=apply_watermark_1.m_axi_gmem1:DDR[1]

v++ 命令行:

v++ apply_watermark --config config_sp.cfg

您可以使用“Device Hardware Transaction”(器件硬件传输事务)视图来观察实际的 DDR 存储体通信,并分析 DDR 的使用情况。

图 1. “Device Hardware Transaction”视图 DDR 存储体上的传输事务