在 Vitis 软件平台中，内核端口位宽最高为 512 位，这表示内核在每个时钟周期内每个端口最多可以读取或写入 64 个字节。
赛灵思建议将内核端口宽度与计算函数中的数据路径宽度相匹配。例如，如果数据路径需要并行处理 16 个字节以满足目标吞吐量，那么端口位宽应设为 128 位以允许并行读取和写入 16 个字节。
在某些情况下，最好访问接口的各位元的完整宽度，即使数据路径无此需求也是如此。当许多内核尝试访问同一个全局存储体时，这有助于减少争用。但是，这通常会导致需要增加内核中的额外缓冲和内部存储器资源。