- 生成 XCLBIN 时，随 IP 源文件一起生成镜像模块源文件。如果不想手动编写模块代码，请使用并复制这些源文件。
- 找到 <vivado_project_dir>/<project_name>/<project_name>.gen 目录。
- 运行以下
find命令，以返回sim_ipc镜像模块的已生成文件列表：find . -regextype grep -regex ".*\/export\/.*\.\(h\|cpp\|sv\).user"这样会返回以下格式的文件列表：
./sources_1/bd/<design_name>/ip/<module_name>/export/<module_name>_mirror.cpp.user,./sources_1/bd/<design_name>/ip/<module_name>/export/<module_name>_mirror.h.user,./sources_1/bd/<design_name>/ip/<module_name>/export/<module_name>_mirror.sv.user - 将这些文件复制到用户工程区域，并通过移除 .user 后缀来重命名这些文件。请注意，将针对每个模块生成三个文件。.h、.cpp 和 .sv 文件中的 SystemC 实现，其中包含 System Verilog 存根模块定义。
- 将四个实用工具源文件从 https://github.com/Xilinx/Vitis_Accel_Examples/tree/master/emulation 复制到用户工程目录。
- 使用以下内容作为指南，编写一个“编译、细化和仿真”脚本：https://github.com/Xilinx/Vitis_Accel_Examples/tree/master/emulation。