在 Vitis 核开发套件中，应用程序被分为主机应用部分和硬件加速内核部分，并在这两部分之间建立通信通道。以 C/C++ 语言编写且使用 API 抽象（如 XRT API）的主机程序会编译为在主机处理器（例如，x86 服务器或用于嵌入式平台的 Arm 处理器）上运行的可执行文件，而硬件加速内核则会编译为在赛灵思器件的可编程逻辑 (PL) 区域内运行的可执行器件二进制文件 (.xclbin)。
由 XRT 管理的 API 调用用于处理主机程序与硬件加速器之间的传输事务。主机与内核之间的通信（包括控制和数据传输）都会跨 PCIe® 总线或 AXI 总线（针对嵌入式平台）发生。在内核中特定的地址映射寄存器上写入或读取控制信息。在主机与内核之间通过全局存储器来交换数据缓冲器。主机处理器和硬件加速器均可访问全局存储器，但仅限主机应用才能访问主机存储器。
目标平台包含 FPGA 加速内核、全局存储器和直接存储器访问 (DMA) 用于执行存储器传输。内核可以拥有一个或多个全局存储器接口，并且可编程。
FPGA 可以在加速器上容纳多个内核实例，包括不同类型的多个内核和相同内核的多个实例。XRT 以用户不可知方式统筹安排加速器内主机程序与内核之间的交互。如需获取 XRT 架构文档，请访问 https://xilinx.github.io/XRT/。