非关联综合 - 2022.1 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2022-05-25
Version
2022.1 简体中文

Vivado 内核工程配置为在非关联 (OOC) 模式下运行综合和实现。设计中填充了赛灵思设计约束 (XDC) 文件,以便为此目的提供默认时钟频率。

应始终先综合 RTL 内核,然后再使用 package_xo 命令对其进行封装。运行综合有助于确定内核综合不含错误。它还可提供资源使用情况和运行频率的估算结果。如果不对 RTL 内核进行预综合,那么在 v++ 链接进程中可能会遇到错误,并且错误原因的调试难度可能会更高。

要运行 OOC 综合,请从Vivado Flow Navigator > Synthesis菜单中单击Run Synthesis(运行综合)。

已综合的输出也可用于将 RTL 内核与网表源文件(而不是 RTL 源文件)封装在一起。

重要: 块设计类型的内核则必须使用 package_xo 命令作为网表来进行封装。