时间线轨迹查看器 - 2022.1 Chinese

Vitis 高层次综合用户指南 (UG1399)

Document ID
UG1399
Release Date
2022-06-07
Version
2022.1 简体中文

“Timeline Trace”(时间线轨迹)查看器可显示设计的函数的运行时剖析。它最适合用于查看协同仿真后数据流区域的行为,因为无需启动 Vivado 逻辑仿真器即可查看时间线。

“Timeline Trace”查看器可在时间线下的表格中显示通过数据流区域的各子函数的多次迭代、显示函数的起始和结束位置并显示协同仿真数据。

该查看器提供了多个基本工具以供在查看时间线时使用,例如,添加标记、从某一个标记步进到下一个标记以及测量不同标记间的时间。

图 1. 时间线轨迹查看器

您可从 RTL 协同仿真生成“Timeline Trace”视图。在“Co-Simulation”(协同仿真)对话框或者“Solutions Settings”(解决方案设置)对话框以及“Co-Sim”(协同仿真)窗口中应启用“Dump Trace All”(转储追踪所有信号)和“Enable Channel Profiling”(启用通道剖析)选项。

“Timeline Trace”视图还会以“Full”(满)标记和“Empty”(空)标记显示 FIFO 通道的停滞/匮乏状态。在下图中,您可看到 demux FIFO 已满,导致时间线中高亮显示停滞状态。此外,mux FIFO 为空,同样处于停滞状态。此报告还会显示循环内部 II 和时延,底部的表格会显示数据流路径状态,包括性能、总时间、停滞时间和百分比。

图 2. 时间线满/空