Vitis 高位合成ユーザーガイド (UG1399) - 2022.2 日本語

Document ID: UG1399
Release Date: 2022-12-07
Version: 2022.2 日本語

概要
この資料に関連する設計プロセス
高位合成の利点
Vitis HLS の概要
デザインコードの再構築
チュートリアルおよびサンプル
HLS プログラマガイド
設計原則
FPGA プログラミングの 3 つのパラダイム
プロデューサー/コンシューマーパラダイム
ストリーミングデータパラダイム
パイプラインパラダイム
3 つのパラダイムの組み合わせ
結論 - パフォーマンスの改善方法
HLS 用のプログラミングモデル
制御駆動型およびデータ駆動型のタスク
データ駆動型のタスクレベル並列処理
制御駆動型のタスクレベル並列処理
正規形式
正規本体
データフローチェック
データフローメモリチャネルの設定
配列を PIPO または FIFO として指定
配列をストリームオブブロックとして指定
コンパイラで作成される FIFO の深さの指定
stable 配列
データ駆動型および制御駆動型の混合モデル
概要
ループの概要
ループのパイプライン処理
ループの自動パイプライン
パイプライン処理されたループを巻き戻してパフォーマンスを改善
パイプラインのフラッシュとパイプラインのタイプ
パイプライン依存の管理
ループの展開
ループの結合
入れ子のループの使用
変数ループ境界の使用
配列の概要
ソフトウェア配列のハードウェアメモリへのマップ
配列アクセスとパフォーマンス
配列の分割
配列の自動分割
配列の再形成
インターフェイスの配列
配列インターフェイス
FIFO インターフェイス
メモリマップドのインターフェイス
配列の初期化およびリセット
ROM のインプリメント
C シミュレーションと配列
関数の概要
関数のインライン展開
関数パイプライン
関数インスタンシエーション (FUNCTION_INSTATIATE)
データ型
標準データ型
float および double 型
複合型
構造体
インターフェイスの構造体
構造体のパディングとアライメント
C++ クラスおよびテンプレート
グローバル変数およびクラス
テンプレート
テンプレートを使用した固有のインスタンスの作成
列挙型 (enum)
共用体 (union)
型修飾子
揮発性 (volatile)
スタティック型 (static)
定数型 (const)
ROM 最適化
任意精度 (AP) 型
AP 型の利点
任意精度整数型の概要
任意精度固定小数点データ型の概要
グローバル変数
ポインター
インターフェイスのポインター
基本的なポインター
ポインター演算
インターフェイスのマルチアクセスポインター
揮発性データの理解
ストリーミングデータインターフェイスの記述
マルチアクセスポインターおよび RTL シミュレーション
ベクターデータ型
ビット幅の伝搬
サポートされない C/C++ コンストラクト
システムコール
ダイナミックメモリの使用
ポインターの制限
再帰関数
標準テンプレートライブラリ
未定義のビヘイビアー
仮想関数とポインター
HLS デザインのインターフェイス
インターフェイスの定義
インターフェイス合成の概要
Vitis カーネルフローのインターフェイス
Vivado IP フローのインターフェイス
AXI アダプターのインターフェイスプロトコル
AXI4 マスターインターフェイス
オフセットと動作モード
AXI4 インターフェイスのアドレスオフセットの制御
M_AXI バンドル
M_AXI リソース
AXI4 バースト動作の制御
ポート幅の自動変更
32 ビットアドレスの AXI4 インターフェイスの作成
IP インテグレーターでの AXI4 Master インターフェイスのカスタマイズ
AXI4-Lite インターフェイス
S_AXILITE の例
S_AXILITE 制御レジスタマップ
S_AXILITE およびポートレベルプロトコル
S_AXILITE バンドルの規則
S_AXILITE オフセットオプション
C ドライバーファイル
C ドライバーファイルと float 型
ハードウェアの制御
ソフトウェアの制御
AXI4-Lite インターフェイスの制御クロックおよびリセット
IP インテグレーターでの AXI4-Lite スレーブインターフェイスのカスタマイズ
AXI4-Stream インターフェイス
AXI4-Stream の動作
AXI4-Stream のインプリメント方法
レジスタ付き AXI4-Stream インターフェイス
サイドチャネルなしの AXI4-Stream インターフェイス
サイドチャネルありの AXI4-Stream インターフェイス
配列をストリームに変換するコーディングスタイル
Vivado IP フローのポートレベルのプロトコル
ポートレベル I/O: プロトコルなし
ポートレベル I/O: ワイヤハンドシェイク
ポートレベル I/O: メモリインターフェイスプロトコル
HBM でのマルチポートアクセスのプログラミングモデル
SSI テクノロジデバイスのインターフェイスの管理
Vitis HLS のメモリレイアウトモデル
データアライメント
データ構造パディング
Vitis HLS のアライメント規則とセマンティクス
集約の例
分割の例
パイプラインでの構造体のサイズの影響
HLS デザインの実行モード
ブロックレベルの制御プロトコル
自動再起動モード
デザインの自動再起動の使用
サポートされるインターフェイス
自動再起動のイネーブル
メールボックスの使用
メールボックスセマンティクス
自動再起動デザインの例
メールボックスを使用した自動再起動
カウントありの自動再起動の使用
初期化およびリセット動作の制御
初期化動作
M_AXI インターフェイスを使用したデザインのベストプラクティス
最適化手法とトラブルシューティングのヒント
高位合成のスケジューリングおよびバインディングの理解
スケジューリングおよびバインディングの例
制御ロジックの抽出と I/O ポートのインプリメント例
パフォーマンスメトリクスの例
ロジックの最適化
シフトレジスタの推論
論理演算式の最適化
AXI システムパフォーマンスの最適化
AXI バースト転送
バースト転送の前提条件と制限
AXI4 バーストビヘイビアーを制御するオプション
推奨されるコーディングスタイルの例
まとめ
手動バーストの使用
AXI パフォーマンスのケーススタディ
エリアおよびハードウェアリソースの管理
演算子数の制限
ハードウェアインプリメンテーションの制御
演算子のパイプライン処理の制御
C++ クラスのループの展開
制御駆動型のタスクレベル並列処理の制限
スタティック変数によるパイプライン処理の制限
Vitis HLS の使用
Vitis HLS の起動
環境の設定
Vitis HLS IDE の概要
Vitis HLS IDE のカスタマイズ
新規 Vitis HLS プロジェクトの作成
Vitis HLS フローの概要
Vivado IP フローのイネーブル
Vitis カーネルフローのイネーブル
Vivado/Vitis フローのデフォルト設定
ソースの操作
C/C++ 関数のコード記述
Git リポジトリからのソースファイルの取得
Vitis HLS でのライブラリの使用
参照の解決および #include ファイルの表示
ソースコードのコメント表示の解決
RTL ブラックボックスの追加
RTL Blackbox Wizard の使用
C++ モデルとヘッダーファイル
RTL IP 定義
RTL ブラックボックスの JSON ファイル
コンフィギュレーションオプションの設定
クロック周波数の指定
クロックおよびリセットポート
Flow Navigator の使用
C シミュレーションを使用したコードの検証
hls::print 関数
テストベンチの記述
テストベンチ例
デザインファイルとテストベンチファイル
1 つのファイルにテストベンチとデザインを結合
[Debug] ビューレイアウトの使用
C シミュレーションの出力
[Pre-Synthesis Control Flow] ビュー
コードの合成
合成サマリ
C 合成の出力
合成ランタイムおよび容量の改善
合成結果の解析
[Schedule Viewer] ビュー
[Function Call Graph] ビュー
[Dataflow] ビュー
[Timeline Trace] ビューアー
HLS プロジェクトの最適化
追加のソリューションの作成
プラグマおよび指示子の追加
スクリプトでの指示子の使用 vs. コードでのプラグマの使用
適切なスコープへの指示子の適用
グローバル変数への最適化指示子の適用
クラスオブジェクトへの最適化指示子の適用
テンプレートへの最適化指示子の適用
プラグマを使用した定数
最適化指示子の適用エラー
Vitis HLS での C/RTL 協調シミュレーション
C/RTL 協調シミュレーションの出力
RTL の自動検証
インターフェイス合成要件
DATAFLOW および DEPENDENCE の検証
協調シミュレーションでサポートされない最適化
IP コアのシミュレーション
RTL シミュレーションの解析
シミュレーション波形の表示
協調シミュレーションのデッドロックビューアー
C/RTL 協調シミュレーションのデバッグ
環境の設定
最適化指示子
C テストベンチおよび C ソースコード
RTL デザインのエクスポート
インプリメンテーションの実行
インプリメンテーションレポート
RTL エクスポートの出力
プロジェクトのアーカイブ
コマンドラインからの Vitis HLS の実行
Vitis HLS コマンドリファレンス
vitis_hls コマンド
hls_init.tcl
プロジェクトコマンド
add_files
cat_ini
close_project
close_solution
cosim_design
cosim_stall
create_clock
csim_design
csynth_design
delete_project
delete_solution
enable_beta_device
export_design
get_clock_period
get_clock_uncertainty
get_files
get_part
get_projects
get_solution
get_top
help
list_part
open_project
open_solution
open_tcl_project
set_clock_uncertainty
set_part
set_top
コンフィギュレーションコマンド
config_array_partition
config_compile
config_cosim
config_csim
config_dataflow
config_debug
config_export
config_interface
config_op
config_rtl
config_schedule
config_storage
config_unroll
最適化指示子
set_directive_aggregate
set_directive_alias
set_directive_allocation
set_directive_array_partition
set_directive_array_reshape
set_directive_bind_op
set_directive_bind_storage
set_directive_dataflow
set_directive_dependence
set_directive_disaggregate
set_directive_expression_balance
set_directive_function_instantiate
set_directive_inline
set_directive_interface
set_directive_latency
set_directive_loop_flatten
set_directive_loop_merge
set_directive_loop_tripcount
set_directive_occurrence
set_directive_performance
set_directive_pipeline
set_directive_protocol
set_directive_reset
set_directive_stable
set_directive_stream
set_directive_top
set_directive_unroll
HLS プラグマ
pragma HLS aggregate
pragma HLS alias
pragma HLS allocation
pragma HLS array_partition
pragma HLS array_reshape
pragma HLS bind_op
pragma HLS bind_storage
pragma HLS dataflow
pragma HLS dependence
pragma HLS disaggregate
pragma HLS expression_balance
pragma HLS function_instantiate
pragma HLS inline
pragma HLS interface
pragma HLS latency
pragma HLS loop_flatten
pragma HLS loop_merge
pragma HLS loop_tripcount
pragma HLS occurrence
pragma HLS performance
pragma HLS pipeline
pragma HLS protocol
pragma HLS reset
pragma HLS stable
pragma HLS stream
pragma HLS top
pragma HLS unroll
Vitis HLS C ドライバーリファレンス
AXI4-Lite スレーブの C ドライバーのリファレンス
X<DUT>_Initialize
X<DUT>_CfgInitialize
X<DUT>_LookupConfig
X<DUT>_Release
X<DUT>_Start
X<DUT>_IsDone
X<DUT>_IsIdle
X<DUT>_IsReady
X<DUT>_Continue
X<DUT>_EnableAutoRestart
X<DUT>_DisableAutoRestart
X<DUT>_Set_ARG
X<DUT>_Set_ARG_vld
X<DUT>_Set_ARG_ack
X<DUT>_Get_ARG
X<DUT>_Get_ARG_vld
X<DUT>_Get_ARG_ack
X<DUT>_Get_ARG_BaseAddress
X<DUT>_Get_ARG_HighAddress
X<DUT>_Get_ARG_TotalBytes
X<DUT>_Get_ARG_BitWidth
X<DUT>_Get_ARG_Depth
X<DUT>_Write_ARG_Words
X<DUT>_Read_ARG_Words
X<DUT>_Write_ARG_Bytes
X<DUT>_Read_ARG_Bytes
X<DUT>_InterruptGlobalEnable
X<DUT>_InterruptGlobalDisable
X<DUT>_InterruptEnable
X<DUT>_InterruptDisable
X<DUT>_InterruptClear
X<DUT>_InterruptGetEnabled
X<DUT>_InterruptGetStatus
Vitis HLS ライブラリリファレンス
C/C++ ビルトイン関数
任意精度型ライブラリ
任意精度型の使用
C++ 言語での整数任意精度型
任意精度固定小数点型
固定小数点の識別子のまとめ
ap_fixed を使用した例
C++ の任意精度整数型
C++ の任意精度整数型: リファレンス情報
C++ の任意精度型
ap_[u]int<> 型のコンパイル
ap_[u] 変数の宣言/定義
定数 (リテラル) からの初期化および代入
コンソール I/O (出力) のサポート
ap_[u]<> 型を使用した式
クラスメソッドおよび演算子
その他のクラスメソッド、演算子、データメンバー
C++ の任意精度固定小数点型
固定小数点の識別子のまとめ
C++ の任意精度固定小数点型: リファレンス情報
C++ の任意精度固定小数点型
ap_[u]fixed 表現
量子化モード
オーバーフローモード
ap_[u]fixed<> 型のコンパイル
ap_[u]fixed<> 変数の宣言と定義
定数 (リテラル) からの初期化および代入
コンソール I/O (出力) のサポート
ap_[u]fixed<> 型を使用した式
クラスメソッド、演算子、データメンバー
Vitis HLS math ライブラリ
HLS math ライブラリの精度
HLS math ライブラリ
固定小数点の数学関数
検証および数学関数
検証オプション 1: 標準 math ライブラリおよび差の検証
検証オプション 2: HLS math ライブラリおよび差の検証
検証オプション 3: HLS math ライブラリファイルおよび違差の検証
よくある合成エラー
HLS ストリームライブラリ
C モデルと RTL インプリメンテーション
HLS ストリームの使用
ブロッキング API
ブロッキング書き込みメソッド
ブロッキング読み出しメソッド
stream.full() メソッド
stream.empty() メソッド
確定的ビヘイビアー
ノンブロッキング API
ノンブロッキング書き込み
ノンブロッキング読み出し
RTL の FIFO の深さの制御
HLS ベクターライブラリ
HLS タスクライブラリ
タスクおよびチャネル
タスクおよびデータフロー
HLS スプリット/マージライブラリ
HLS ストリームオブブロックライブラリ
ストリームオブブロックの記述形式
リソース使用量
フルブロックと空ブロックの確認
データフロー領域でのフィードバックのモデル化
制限
HLS IP ライブラリ
FFT IP ライブラリ
FFT のスタティックパラメーター
FFT ランタイムコンフィギュレーションとランタイムステータス
配列インターフェイスを使用した FFT 関数
ストリーミングインターフェイス使用した FFT 関数
FIR フィルター IP ライブラリ
FIR のスタティックパラメーター
配列インターフェイスを使用した FIR 関数
オプションの FIR ランタイムコンフィギュレーション
ストリーミングインターフェイス使用した FIR 関数
DDS IP ライブラリ
DDS のスタティックパラメーター
DDS の構造体パラメーター値
SRL IP ライブラリ
SRL リソースへの直接マップ
シフトレジスタからの読み出し
データの読み出しおよび書き込みして、シフト
読み出しおよび書き込みして、シフトをイネーブル制御
Vitis HLS 移行ガイド
Vitis HLS への移行
主な動作の違い
デフォルトのユーザー制御設定
Vivado IP 開発フロー
Vitis アプリケーションアクセラレーション開発フロー (カーネルモード)
デフォルトインターフェイス
インターフェイスバンドルの規則
インターフェイスのメモリプロパティ
サイドチャネルありの AXI4-Stream インターフェイス
メモリモデル
未接続ポート
インターフェイスのグローバル変数
モジュール名とモジュール接頭辞への動作変更
メモリ (RAM/ROM) モジュール名および RTL ファイル名を更新
関数のインライン展開の動作の違い
データフロー
廃止予定およびサポートされない機能
サポートされない機能
アサート
プラグマ
最上位関数の引数
HLS ビデオライブラリ
C の任意精度型
その他のリソースおよび法的通知
ザイリンクスリソース
Documentation Navigator およびデザインハブ
参考資料
改訂履歴
お読みください: 重要な法的通知

Back to home page