下图描述了 AXI 处理器接口的端口列表。
| 信号 | I/O | 描述 |
|---|---|---|
| s_axi_aclk | 输入 | AXI4-Lite 时钟。范围在 10 MHz 和 300 MHz 之间 |
| s_axi_aresetn | 输入 | 异步低电平有效复位 |
| s_axi_awaddr[31:0] | 输入 | 写入地址总线 |
| s_axi_awvalid | 输入 | 写入地址有效 |
| s_axi_awready | 输出 | 写入地址确认 |
| s_axi_wdata[31:0] | 输入 | 写入数据总线 |
| s_axi_wstrb[3:0] | 输入 | 数据总线字节通道的选通信号 |
| s_axi_wvalid | 输出 | 写入数据有效 |
| s_axi_wready | 输出 | 写入数据确认 |
| s_axi_bresp[1:0] | 输出 | 写入传输事务响应 |
| s_axi_bvalid | 输出 | 写入响应有效 |
| s_axi_bready | 输入 | 写入响应确认 |
| s_axi_araddr[31:0] | 输入 | 读取地址总线 |
| s_axi_arvalid | 输入 | 读取地址有效 |
| s_axi_arready | 输出 | 读取地址确认 |
| s_axi_rdata[31:0] | 输出 | 读取数据输出 |
| s_axi_rresp[1:0] | 输出 | 读取数据响应 |
| s_axi_rvalid | 输出 | 读取数据/响应有效 |
| s_axi_rready | 输入 | 读取数据确认 |
| pm_tick | 输入 | 读取统计数据计数器的顶层信号；需要将 MODE_REG[30] (tick_reg_mode_sel) 设置为 0。 |
如需了解有关 AXI4 总线运行的其它信息，请参阅“赛灵思 AXI Memory-Mapped 协议 1.8 版”。如前所述，可使用顶层信号 pm_tick（而不是配置寄存器 TICK_REG）来读取统计数据计数器。在此情况下，配置寄存器 MODE_REG 的位 30 (tick_reg_mode_sel) 应设置为 0。如果 tick_reg_mode_sel 设置为 1，则使用 tick_reg 来读取统计数据计数器。