| 名称 | I/O | 描述 |
|---|---|---|
| clk | 输入 | AXI4-Stream 时钟。40G/50G High Speed Ethernet 子系统与用户端逻辑之间的所有信号均同步到此信号的上升沿。 |
| dclk | 输入 | 此时钟必须为稳定且便于使用的时钟，例如，75 MHz。请参阅最新收发器指南以获取最新信息。 |
| rx_reset | 输入 | RX 电路的复位。此信号为高电平有效（1 = 复位），并且必须保持高电平，直至 clk 达到稳定状态为止。40G/50G High Speed Ethernet 子系统负责处理将 rx_reset 输入同步到核中相应的时钟域的操作。这是同步复位。 |
| refclk_n0 | 输入 | 对应收发器的差分参考时钟 (N)。 |
| refclk_p0 | 输入 | 对应收发器的差分参考时钟 (P)。 |
| tx_reset | 输入 | TX 电路的复位。此信号为高电平有效（1 = 复位），并且必须保持高电平，直至 clk 达到稳定状态为止。40G/50G High Speed Ethernet 子系统负责处理将 tx_reset 输入同步到核中相应的时钟域的操作。这是同步复位。 |