本节描述了 50G Ethernet 子系统的可选 RS-FEC 功能。RS-FEC 选项必须在从 IP 目录生成子系统时或者对 IP 核进行异步排序时指定。 RS-FEC 块位于 PCS 和 PMA 之间，如 含 PCS/PMA 时钟设置的 40G/50G MAC 中所示。 请参阅下图，RS-FEC 核时钟和复位与收发器信号等效，收发器复位处于高电平有效状态。 图 1. RFC 块位置 Page-1 Rectangle.44 Transceiver Transceiver Rectangle.45 50G RS-FEC Core 50G RS-FEC Core Rectangle.46 50G MAC Core 50G MACCore 8pt. Arial Text.4 tx_serdes0_data[65:0] tx_serdes0_data[65:0] 8pt. Arial Text.73 tx_pcs_data01[65:0] tx_pcs_data01[65:0] Text Arrow.96 Text Arrow.97 1-D single.99 Sheet.9 Sheet.10 Sheet.11 Hollow connect 1.100 Sheet.13 Sheet.14 8pt. Arial Text.101 Control Control 8pt. Arial Text.102 Status Status 8pt. Arial Text.104 AXI4-Lite or Config/Status Bus AXI4-Lite or Config/Status Bus 8pt. Arial Text.105 userdata_tx_in userdata_tx_in 8pt. Arial Text.522 PMA Interface PMAInterface 8pt. Arial Text.2 PCS Interface PCSInterface Text Arrow.17 Bus Width Marker.17 132 132 8pt. Arial Text.137 8pt. Arial Text.76 rx_serdes0_data[65:0] rx_serdes0_data[65:0] Text Arrow.80 Bus Width Marker.81 132 132 8pt. Arial Text.108 8pt. Arial Text.48 tx_dataout[131:0] tx_dataout[131:0] Text Arrow.49 Bus Width Marker.50 132 132 8pt. Arial Text.57 Sheet.32 rx_serdes0_resetn rx_serdes0_resetn Sheet.33 tx_resetn tx_resetn Sheet.34 rx_serdes_clk0 rx_serdes_clk0 Text Arrow.118 Sheet.36 tx_clk tx_clk Text Arrow.62 8pt. Arial Text.55 tx_serdes1_data[65:0] tx_serdes1_data[65:0] 8pt. Arial Text.59 txheader_in txheader_in 8pt. Arial Text.67 rx_serdes1_data[65:0] rx_serdes1_data[65:0] 8pt. Arial Text.68 userdata_rx_out userdata_rx_out 8pt. Arial Text.75 rxheader_out rxheader_out Text Arrow.51 Bus Width Marker.52 132 132 8pt. Arial Text.58 rx_datain[131:0] rx_datain[131:0] 8pt. Arial Text.147 tx_pcs_data23[65:0] tx_pcs_data23[65:0] Sheet.47 rx_serdes_clk1 rx_serdes_clk1 Text Arrow.3 Text Arrow.4 Sheet.50 rx_serdes1_resetn rx_serdes1_resetn 8pt. Arial Text.6 rx_pcs_data01[65:0] rx_pcs_data01[65:0] 8pt. Arial Text.7 rx_pcs_data23[65:0] rx_pcs_data23[65:0] Sheet.53 X17969-092316 Sheet.54 Sheet.55 Sheet.56 X17969-080621