在“Configuration”选项卡下选中“Runtime switch”时，本节下所述端口可用。
| 名称 | 大小 | I/O | 描述 |
|---|---|---|---|
| gt_drp_done_0 | 1 | 输入 | 指示 GT DRP 操作完成。用于复位 GT 模块。 |
| ctl_rate_mode_0 | 1 | 输入 | 此信号导致 IP 核在 50G 运行 (0) 和 40G 运行 (1) 之间切换。请注意，必须针对选中的模式纠正时钟频率 |
| txpllclksel_in_0 | 8 | 输入 | 选择源 TX PLL 时钟以从 GTWIZ IP 生成 TXOUTCLK |
| rxpllclksel_in_0 | 8 | 输入 | 选择源 RX PLL 时钟以从 GTWIZ IP 生成 RXOUTCLK |
| txsysclksel_in_0 | 8 | 输入 | 选择用于 GT 通道的源 TX 系统时钟 |
| rxsysclksel_in_0 | 8 | 输入 | 选择用于 GT 通道的源 RX 系统时钟 |
| rxafecfoken_0 | 4 | 输入 | 连接到收发器通道原语上的 RXAFECFOKEN |
| rxdfecfokfcnum_0 | 16 | 输入 | 连接到收发器通道原语上的 RXDFECFOKFCNUM |
| speed_0 | 1 | 输入 | 此信号用于指示核的处理速度： 1’b1 = 40G 和 1’b0 = 50G |
| anlt_done_0 | 1 | 输出 | 指示自动协商和链路训练完成 在“Configuration”选项卡下选中Include AN/LT logic时，此端口可用。 |
| rxdata_out_0 | 512 | 输入 | 从 GT IP 到 MAC 的 RX 数据总线 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项时，此端口可用。 |
| txdata_in_0 | 512 | 输出 | 从 MAC 到 GT IP 的 TX 数据总线 在“GT Selection and Configuration”选项卡下选中Include GT subcore in example design选项时，此端口可用。 |
| axi_ctl_core_mode_switch | 1 | 输出 | 在“Configuration”选项卡下选中Include AXI4-Lite并将 1 写入 0x013C 自清除寄存器以启动 GT DRP 操作时，此信号可用于在 40G 和 50G 之间切换线速率。 |
| user_reg0_* | 32 | 输出 | 来自 AXI4 寄存器映射 user_reg0 寄存器的用户定义的信号。 在“Configuration”选项卡下选中Include AXI4-Lite时，此端口可用。 |