时延 - 3.2 简体中文

40G/50G High Speed Ethernet 子系统 v3.2 产品指南 (PG211)

Document ID
PG211
Release Date
2021-02-04
Version
3.2 简体中文

下表提供了针对 40G/50G IP 核的低时延设计测量所得的时延信息。此信息由该核的 RX 和 TX 时延组合而成,不包括收发器中的时延。

表 1. 40G/50G IP 核的低时延设计的时延结果
总时延 (ns) TX 时延 (ns) RX 时延 (ns) 用户总线宽度(位) SerDes 数据宽度(位) 核时钟频率 (MHz)
40G MAC_PCS 99.2 35.2 64 128 32 312.5
50G MAC+PCS 84.5 25.6 58.8 128 64 390.625
40G PCS 196.5 97.5 99 128 32 312.5
50G PCS 161.8 79.2 82 128 64 390.625
40G MAC+PCS 153 64 89 256 32 312.5
  1. 这些数值包含 RX 和 TX 互连结构逻辑,但不包含 GT。
  2. MAC+PCS 数值适用于不含 FIFO 的低时延。PCS/PMA 始终包含 FIFO,因此时延数值较高。