RAM の使用 - 4.0 日本語

Zynq UltraScale+ MPSoC 向け DPUCZDX8G 製品ガイド (PG338)

Document ID
PG338
Release Date
2022-06-24
Version
4.0 日本語
重み、バイアス、および中間の各特徴マップは、オンチップ メモリにバッファーされます。オンチップ メモリは RAM で構成され、ブロック RAM および UltraRAM としてインスタンシエートできます。[RAM Usage] で、DPUCZDX8G アーキテクチャで使用されるオンチップ メモリの合計を指定します。ここでの設定は DPUCZDX8G IP 内のすべての DPUCZDX8G コアに適用されます。[RAM Usage] を [High] に設定すると、オンチップ メモリ ブロックが大きくなり、DPUCZDX8G は中間データをより柔軟に処理できるようになります。また、この設定により各 DPUCZDX8G コアのパフォーマンスがより高くなります。次の表に、各アーキテクチャで使用される BRAM36K ブロックの数を、[RAM Usage] が [Low] と [High] の場合に分けて示します。
注記: DPUCZDX8G 命令セットは、[RAM Usage] の設定ごとに異なります。[RAM Usage] の設定を変更した場合、ニューラル ネットワークを再コンパイルして DPUCZDX8G 命令ファイルを再生成する必要があります。次の結果は、[DepthwiseConv] を有効にした DPUCZDX8G を使用した場合のものです。
表 1. DPUCZDX8G コアで使用される BRAM36K ブロックの数 (DPU アーキテクチャ別)
DPUCZDX8G アーキテクチャ RAM 使用量 = 最小 (Low) RAM 使用量 = 最大 (High)
B512 72 88
B800 90 108
B1024 104 136
B1152 121 143
B1600 126 162
B2304 165 209
B3136 208 260
B4096 255 315