[ReLU Type] - 4.0 日本語

Zynq UltraScale+ MPSoC 向け DPUCZDX8G 製品ガイド (PG338)

Document ID
PG338
Release Date
2022-06-24
Version
4.0 日本語

[ReLU Type] では、DPUCZDX8G で使用可能な具体的な ReLU 活性化関数を決定します。デフォルトでは、ReLU と ReLU6 ([ReLU + ReLU6]) がサポートされています。[ReLU + LeakyReLU + ReLU6] を指定すると、LeakyReLU が活性化関数として有効になります。

注記: この実装の場合、LeakyReLU の係数は 0.1 に固定されます (26/256 = 0.1015625)。
表 1. [ReLU+ReLU6] と比較して [ReLU + LeakyReLU + ReLU6] を使用した場合に追加される LUT 数
DPUCZDX8G のアーキテクチャ Conv の追加 LUT ALU の追加 LUT
B512 465 493
B800 502 747
B1024 636 643
B1152 1038 896
B1600 831 658
B2304 460 439
B3136 812 1051
B4096 746 947