reg_dpu_start - 4.0 日本語

Zynq UltraScale+ MPSoC 向け DPUCZDX8G 製品ガイド (PG338)

Document ID
PG338
Release Date
2022-06-24
Version
4.0 日本語

DPUCZDX8G コアの開始信号です。各 DPUCZDX8G コアに 1 つずつ開始レジスタがあります。次の表に reg_dpu_start の詳細を示します。

表 1. reg_dpu_start
レジスタ アドレス オフセット タイプ 説明
reg_dpu0_start 0x220 32 R/W DPUCZDX8G Core0 開始信号
reg_dpu1_start 0x320 32 R/W DPUCZDX8G core1 開始信号
reg_dpu2_start 0x420 32 R/W DPUCZDX8G core2 開始信号
reg_dpu3_start 0x520 32 R/W DPUCZDX8G core3 開始信号