DPUCZDX8G コア 0 の DPUCZDX8G タスクが開始すると、reg_dpu0_start が High になります。タスクが完了すると、DPUCZDX8G が割り込みを生成してそれを通知し、reg_dpu_isr のビット 0 が 1 にセットされます。reg_dpu_isr のどのビットがセットされるかは、DPUCZDX8G コアの番号ごとに決まっています。たとえば DPUCZDX8G コア 1 がタスクを完了し、DPUCZDX8G コア 0 がまだ処理を実行中の場合、reg_dpu_isr は 2’b10 を保持します。
DPU IP は、1 ～ 4 個のコアを構成してインスタンシエートできます (DPU の設定 を参照)。構成した DPU の IP ラッパーには、コア数に応じて最大 4 つの dpux_interrupt 信号が含まれます。これらの信号は、次の図に示すように Concat ブロックを介して PS へ接続されます。
図 1. 複数の DPU コアをサポートする割り込み信号の連結
注記:
- irq7 ～ irq0 が pl_ps_irq0[7:0] に対応します。
- irq15 ～ irq8 が pl_ps_irq1[7:0] に対応します。