改訂履歴 - 4.0 日本語

次の表に、この文書の改訂履歴を示します。

セクション	改訂内容
2022 年 6 月 24 日バージョン 4.0
文書全体	IP v4.0 へのアップグレードに伴い、資料全体の技術的説明を更新。
2022 年 1 月 20 日、バージョン 3.4
文書全体	DPU イメージの割り込み信号を更新。 Vivado フローのデバイスツリーの段落を削除。サポートされていないモデルの表を更新。
2021 年 7 月 22 日、バージョン 3.3
DPU の設定	サポートされていないモデルを追加。 DPU の並列処理を説明する図を追加。 UltraRAM が有効の場合での DPU リソースの表を追加。 Zynq-7000 デバイスのサポートが終了。販売代理店へ問い合わせ。
2021 年 2 月 3 日、バージョン 3.3
DPU の設定	Clocking Wizard の設定を更新。
2020 年 12 月 17 日、バージョン 3.3
文書全体	ElementWise Multiply 機能を追加。 Max Reduce 機能を追加。表 7 で、Convolution と Deconvolution の制約を追加。図を更新。
2020 年 7 月 7 日、バージョン 3.2
文書全体	表 7 に AveragePool と BatchNormal を追加。 Average Pool、LeakyReLU、Depthwise conv、および Softmax のリソース増加情報の表を追加。 Vivado フローと Vitis フローの詳細説明を削除。詳細は、DPU_TRD GitHub を参照。
2020 年 3 月 23 日、バージョン 3.2
文書全体	ターゲットバージョン 1.4.1 の Vivado フローと Vitis フローを更新。 Vitis AI および Vitis AI コンパイラの DNNDK と DNNC の説明を更新。最大 DPU コア数を 3 から 4 に変更し、それに応じて説明を変更。
2019 年 12 月 2 日、バージョン 3.1
文書全体	Vitis™ デバイスサポートのフローを更新。
2019 年 8 月 13 日、バージョン 3.0
Vitis AI 開発キット	説明を更新。
コンフィギュレーションオプション	RAM の使用法、チャネル拡張、Softmax セクションの変更された数についての説明を追加。
[Advanced] タブ	DSP カスケードに注記を追加し、表「DSP 使用量とリソースの関係」の DSP の使用量が最大 [High] の場合の LUT 数を変更。
PetaLinux プロジェクトのビルド	コードを更新。
2019 年 7 月 31 日、バージョン 3.0
概要	章全体を更新。
製品仕様	章全体を更新。
表 1: DPU の信号の説明	dpu_2x_clk_ce の説明を追加。
DPU コンフィギュレーション	章全体を更新。
概要	説明を更新。
表 7: DPU でサポートされる DNN の機能とパラメーター	「DepthwiseConv」と「最大プーリング」の説明を更新。
コンフィギュレーションオプション	図を更新。「チャネル拡張」と「dpu_2x クロックゲーティング」のセクションを追加、すべての説明のセクションを更新。クロッキングとリセットを更新。
dpu_2x_clk への CE の追加	セクションを追加。
開発フロー	章全体を更新。
DPUCZDX8G をリポジトリに追加する/DPUCZDX8G を以前のバージョンからアップグレードする	セクションを更新。
Zynq-7000 デバイスでのコアのカスタマイズと生成	図を更新。
サンプルデザイン	章全体を更新。
DPU コンフィギュレーション	セクションを更新。
2019 年 6 月 7 日、バージョン 2.0
Vitis AI 開発キット	説明を追加。
表 1: DPU の信号の説明	softmax の説明を追加。
割り込み	注記を更新。
表 7: DPU でサポートされる DNN の機能とパラメーター	「DepthwiseConv」を追加。
コンフィギュレーションオプション	新機能を追加: DepthwiseConv、AveragePool、ReLU Type、softmax。DPU GUI の一部の図を更新。s-axi クロックモードに関する説明を追加。
表 12: 各モデルの性能	表を更新。
表 13: DPU-B1152 および DPU-B4096 で必要な I/O 帯域幅	表を更新。
レジスタクロック	DPU クロックの推奨周波数を修正。
Clocking Wizard の設定	説明と図を更新。
dpu_2x_clk への CE の追加	説明と図を更新。
DPUCZDX8G パラメーターを設定する	図を更新。
DPUCZDX8G を Zynq UltraScale+ MPSoC のプロセッシングシステムに接続する	セクションを更新。
レジスタアドレスを割り当てる	注記を更新。
Zynq-7000 デバイスでのコアのカスタマイズと生成	セクションを追加。
デザインファイル	図を更新。
DPU コンフィギュレーション	図を更新。
ソフトウェアデザイン	セクションを更新。
2019 年 3 月 26 日、バージョン 1.2
PetaLinux プロジェクトのビルド	説明を更新。
デモの構築	図を更新。
デモの実行	コードを更新。
2019 年 3 月 8 日、バージョン 1.1
表 6: reg_dpu_base_addr	説明を更新。
図 10: DPU のコンフィギュレーション	図を更新。
PetaLinux プロジェクトのビルド	コードを更新。
デモの構築	説明を更新。
2019 年 3 月 5 日、バージョン 1.1
サンプルデザイン	DPU ターゲットリファレンスデザインに関する章を追加。
2019 年 2 月 28 日、バージョン 1.0
初版。	N/A