AXI Bridge 主端口 - 4.0 简体中文

表 1. AXI4 存储器映射主 Bridge 读取地址接口端口描述
信号名称	I/O	描述
m_axib_araddr [C_M_AXI_ADDR_WIDTH-1:0]	输出	此信号为存储器映射读取地址（从主机到用户逻辑）。
m_axib_arid [C_M_AXI_ID_WIDTH-1:0]	输出	主读取地址 ID。
m_axib_arlen[7:0]	输出	主读取地址长度。
m_axib_arsize[2:0]	输出	主读取地址大小。
m_axib_arprot[2:0]	输出	主接口读取保护类型。
m_axib_arvalid	输出	此信号断言有效即表示存在发射到 m_axib_araddr 上的地址的有效读取请求。
m_axib_arready	输入	主读取地址就绪。
m_axib_arlock	输出	主接口读取锁定类型。
m_axib_arcache[3:0]	输出	主接口读取存储器类型。
m_axib_arburst[1:0]	输出	主读取地址突发类型。
m_axib_aruser[28:0]	输出	主接口读取用户位。 m_axib_aruser[10:0] = 保留 m_axib_aruser[11] = bridge 流量 m_axib_aruser[15:12] = BAR ID m_axib_aruser[18:16] = 保留 m_axib_aruser[30:19] = 功能编号 m_axib_aruser[31] = 保留 m_axib_aruser[39:32] = 总线编号 m_axib_aruser[42:40] = vf 组 m_axib_aruser[54:43] = vfg 偏移

表 2. AXI4 存储器映射主 Bridge 读取接口端口描述
信号名称	I/O	描述
m_axib_rdata [C_M_AXI_DATA_WIDTH-1:0]	输入	主读取数据。
m_axib_ruser [C_M_AXI_DATA_WIDTH/8-1:0]	输入	m_axib_ruser[C_M_DATA_WIDTH/8-1:0] = 读取数据奇校验（逐字节）。
m_axib_rid [C_M_AXI_ID_WIDTH-1:0]	输入	主读取 ID。
m_axib_rresp[1:0]	输入	主读取响应。
m_axib_rlast	输入	主读取结束。
m_axib_rvalid	输入	主读取有效。
m_axib_rready	输出	主读取就绪。

表 3. AXI4 存储器映射主 Bridge 写入地址接口端口描述
信号名称	I/O	描述
m_axib_awaddr [C_M_AXI_ADDR_WIDTH-1:0]	输出	此信号为存储器映射写入地址（从主机到用户逻辑）。
m_axib_awid [C_M_AXI_ID_WIDTH-1:0]	输出	主写入地址 ID。
m_axib_awlen[7:0]	输出	主写入地址长度。
m_axib_awsize[2:0]	输出	主写入地址大小。
m_axib_awburst[1:0]	输出	主写入地址突发类型。
m_axib_awprot[2:0]	输出	主接口写入保护类型。
m_axib_awvalid	输出	此信号断言有效即表示存在发射到 m_axib_araddr 上的地址的有效写入请求。
m_axib_awready	输入	主写入地址就绪。
m_axib_awlock	输出	主接口写入锁定类型。
m_axib_awcache[3:0]	输出	主接口写入存储器类型。
m_axib_awuser[28:0]	输出	主接口写入用户位。 m_axib_aruser[10:0] = 保留 m_axib_aruser[11] = bridge 流量 m_axib_aruser[15:12] = BAR ID m_axib_aruser[18:16] = 保留 m_axib_aruser[30:19] = 功能编号 m_axib_aruser[31] = 保留 m_axib_aruser[39:32] = 总线编号 m_axib_aruser[42:40] = vf 组 m_axib_aruser[54:43] = vfg 偏移

表 4. AXI4 存储器映射主 Bridge 写入接口端口描述
信号名称	I/O	描述
m_axib_wdata [C_M_AXI_DATA_WIDTH-1:0]	输出	主写入数据。
m_axib_wuser [C_M_AXI_DATA_WIDTH/8-1:0]	输出	m_axib_wuser [C_M_AXI_DATA_WIDTH/8-1:0] = 写入数据的奇校验（逐字节）。
m_axib_wlast	输出	主写入结束。
m_axib_wstrb [C_M_AXI_DATA_WIDTH/8-1:0]	输出	主写入选通。
m_axib_wvalid	输出	主写入有效。
m_axib_wready	输入	主写入就绪。