AXI Bridge 从端口 - 4.0 简体中文

QDMA Subsystem for PCI Express v4.0 产品指南 (PG302)

Document ID
PG302
Release Date
2022-05-20
Version
4.0 简体中文
表 1. AXI4 Bridge 从写入地址接口端口描述
端口名称 I/O 描述
s_axib_awid

[C_S_AXI_ID_WIDTH-1:0]

输入 从写入地址 ID。
s_axib_awaddr

[C_S_AXI_ADDR_WIDTH-1:0]

输入 从写入地址。

s_axib_awuser[7:0]

输入 s_axib_awuser[7:0] 表示 function_number。
s_axib_awregion[3:0] 输入 从写入区域解码。
s_axib_awlen[7:0] 输入 从写入突发长度。
s_axib_awsize[2:0] 输入 从写入突发大小。
s_axib_awburst[1:0] 输入 从写入突发类型。仅支持 INCR 突发类型。
s_axib_awvalid 输入 从地址写入有效。
s_axib_awready 输出 从地址写入就绪。
表 2. AXI4 Bridge 从写入接口端口描述
端口名称 I/O 描述
s_axib_wdata

[C_S_AXI_DATA_WIDTH-1:0]

输入 从写入数据。
s_axib_wstrb

[C_S_AXI_DATA_WIDTH/8-1:0]

输入 从写入选通。
s_axib_wlast 输入 从写入结束。
s_axib_wvalid 输入 从写入有效。
s_axib_wready 输出 从写入就绪。
s_axib_wuser

[C_S_AXI_DATA_WIDTH/8-1:0]

输入 s_axib_wuser [C_S_AXI_DATA_WIDTH/8-1:0] = 写入数据奇校验(逐字节)。
表 3. AXI4 Bridge 从写入响应接口端口描述
端口名称 I/O 描述
s_axib_bid

[C_S_AXI_ID_WIDTH-1:0]

输出 从响应 ID。
s_axib_bresp[1:0] 输出 从写入响应。
s_axib_bvalid 输出 从写入响应有效。
s_axib_bready 输入 从响应就绪。
表 4. AXI4 Bridge 从读取地址接口端口描述
端口名称 I/O 描述
s_axib_arid

[C_S_AXI_ID_WIDTH-1:0]

输入 从读取地址 ID。
s_axib_araddr

[C_S_AXI_ADDR_WIDTH-1:0]

输入 从读取地址。
s_axib_arregion[3:0] 输入 从读取区域解码。
s_axib_arlen[7:0] 输入 从读取突发长度。
s_axib_arsize[2:0] 输入 从读取突发大小。
s_axib_arburst[1:0] 输入 从读取突发类型。仅支持 INCR 突发类型。
s_axib_arvalid 输入 从读取地址有效。
s_axib_arready 输出 从读取地址就绪。
表 5. AXI4 Bridge 从读取接口端口描述
端口名称 I/O 描述
s_axib_rid

[C_S_AXI_ID_WIDTH-1:0]

输出 从读取 ID 标签。
s_axib_rdata

[C_S_AXI_ID_WIDTH-1:0]

输出 从读取地址。
s_axib_ruser

[C_S_AXI_DATA_WIDTH/8-1:0]

输出 s_axib_aruser[C_S_AXI_ID_WIDTH/8-1:0] = 读取数据奇校验(逐字节)。
s_axib_rresp[1:0] 输出 从读取响应。
s_axib_rlast 输出 从读取结束。
s_axib_rvalid 输出 从读取有效。
s_axib_rready 输入 从读取就绪。