AXI4-Lite CSR 从接口端口 - 4.0 简体中文

QDMA Subsystem for PCI Express v4.0 产品指南 (PG302)
Document ID
PG302
Release Date
2022-05-20
Version
4.0 简体中文
表 1. 配置 AXI4-Lite 存储器映射写入 CSR 从接口信号
信号名称 I/O 描述
s_axil_csr_awaddr[31:0] 输入 此信号为存储器映射写入地址（从用户逻辑到 DMA）。

s_axil_csr_awaddr[15]:

1'b1 – QDMA CSR 寄存器

1'b0 – Bridge 寄存器
s_axil_csr_awvalid 输入 此信号的断言有效表示存在有效的写入请求，该请求针对 s_axil_csr_awaddr 上的地址。
s_axil_csr_awprot[2:0] 输入 保护类型。当前不使用此端口。
s_axil_csr_awready 输出 从写入地址就绪。
s_axil_csr_wdata[31:0] 输入 从写入数据。
s_axil_csr_wstrb[3:0] 输入 从写入选通。
s_axil_csr_wvalid 输入 从写入有效。
s_axil_csr_wready 输出 从写入就绪。
s_axil_csr_bvalid 输出 从写入响应有效。
s_axil_csr_bresp[1:0] 输出 从写入响应。
s_axil_csr_bready 输入 保存响应就绪。
表 2. 配置 AXI4-Lite 存储器映射读取 CSR 从接口信号
信号名称 I/O 描述
s_axil_csr_araddr[31:0] 输入 此信号为存储器映射读取地址（从用户逻辑到 DMA）。

s_axil_csr_araddr[15]:

1'b1 – QDMA 寄存器

1'b0 – Bridge 寄存器
s_axil_csr_arprot[2:0] 输入 保护类型。当前不使用此端口。
s_axil_csr_arvalid 输入 此信号的断言有效表示存在有效的读取请求，该请求针对 s_axil_csr_araddr 上的地址。
s_axil_csr_arready 输出 从读取地址就绪。
s_axil_csr_rdata[31:0] 输出 从读取地址。
s_axil_csr_rresp[1:0] 输出 从读取响应。
s_axil_csr_rvalid 输出 从读取有效。
s_axil_csr_rready 输入 从读取就绪。