AXI4-Lite 从端口 - 4.0 简体中文

QDMA Subsystem for PCI Express v4.0 产品指南 (PG302)

Document ID
PG302
Release Date
2022-05-20
Version
4.0 简体中文

AXI4-Lite 从端口可用于访问 QDMA 队列空间寄存器(QDMA_TRQ_SEL_QUEUE_PF (0x18000)QDMA_TRQ_SEL_QUEUE_VF (0x3000))。

表 1. 配置 AXI4-Lite 存储器映射写入从接口信号
信号名称 I/O 描述
s_axil_awaddr[31:0] 输入 此信号是存储器映射写入地址(从用户逻辑到 DMA 队列空间寄存器)。
s_axil_awvalid 输入 此信号断言有效即表示存在发射到 s_axil_awaddr 上的地址的有效写入请求。
s_axil_awuser[12:0] 输入

[12:8]:保留

[7:0]:功能编号

s_axil_awprot[2:0] 输入 保护类型。当前不使用此端口。
s_axil_awready 输出 从写入地址就绪。
s_axil_wdata[31:0] 输入 从写入数据。
s_axil_wstrb[3:0] 输入 从写入选通。
s_axil_wvalid 输入 从写入有效。
s_axil_wready 输出 从写入就绪。
s_axil_bvalid 输出 从写入响应有效。
s_axil_bresp[1:0] 输出 从写入响应。
s_axil_bready 输入 保存响应就绪。
表 2. 配置 AXI4-Lite 存储器映射读取从接口信号
信号名称 I/O 描述
s_axil_araddr[31:0] 输入 此信号是存储器映射读取地址(从用户逻辑到 DMA 队列空间)。
s_axil_arprot[2:0] 输入 保护类型。当前不使用此端口。
s_axil_arvalid 输入 此信号断言有效即表示存在发射到 s_axil_araddr 上的地址的有效读取请求。
s_axil_aruser[12:0] 输入

[12:8]:保留

[7:0]:功能编号

s_axil_arready 输出 从读取地址就绪。
s_axil_rdata[31:0] 输出 从读取地址。
s_axil_rresp[1:0] 输出 从读取响应。
s_axil_rvalid 输出 从读取有效。
s_axil_rready 输入 从读取就绪。