“Basic”（基本）选项卡如下图所示。
图 1. “Basic”选项卡
- “Functional Mode”（功能模式）
- 可选选项包括 QDMA 和 AXI Bridge。
- “Mode”（模式）
- 允许您为核的配置选择“Basic”（基本）模式或“Advanced”（高级）模式。
- “Device /Port Type”（器件/端口类型）
- 仅支持“ PCI Express® Endpoint device”模式。
- “GT Selection/Enable GT Quad Selection”（GT 选择/启用 GT 四通道选择）
- 用于选择通道 0 所在的四通道。
- “PCIe Block Location”（PCIe 块位置）
- 用于从可用集成块中进行选择，以支持生成特定位置的约束文件和管脚分配。该选项可在默认设计示例脚本中使用。如果选择赛灵思开发板，则该选项不可用。
- “Lane Width”（通道宽度）
- 核需要选择初始通道宽度。 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213) 定义了可用的宽度和关联的生成核。核设置的通道宽度越宽，则连接到通道宽度更小的器件时，就可以向下训练至更小的通道宽度。选项为 4、8 或 16 通道。
- “Maximum Link Speed”（最大链路速度）
- 核允许您选择器件支持的最大链路速度。 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213) 定义了器件支持的通道宽度和链路速度。核设置的链路速度越快，那么连接到支持更低链路速度的器件时，就可以训练至更低的链路速度。默认选项是 Gen3。
- “Reference Clock Frequency”（参考时钟频率）
- 默认值为 100 MHz。
- “Reset Source”（复位源）
- 可选下列任一选项：
- “PCIe User Reset”（PCIe 用户复位）
- 用户复位来自链路建立后的 PCIe 核。当 PCIe 链路中断时，用户复位会被断言有效，核进入复位模式。当链路恢复时，用户复位将断言无效。
- “Phy Ready”（物理就绪）
- 选中该选项后，核不受 PCIe 链路状态的影响。
- “AXI Data Width”（AXI 数据宽度）
- 选择 128、256 位或 512 位（仅适用于 UltraScale+）。该核允许您选择“Interface Width”（接口宽度），如需了解其定义，请参阅 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213) 。“Customize IP”（自定义 IP）对话框中设置的默认接口宽度是支持的最低接口宽度。
- “AXI Clock Frequency”（AXI 时钟频率）
- 值为 250 MHz，取决于通道宽度/速度。
- “DMA Interface Option”（DMA 接口选项）
- 可选下列任一选项：
- AXI Memory Mapped and AXI Stream with Completion
- AXI Memory Mapped only
- AXI Stream with Completion
- “Number of Queues (up to 2048)”（队列数（最大数量为 2048））
- 选择最大队列数。选项为 512（默认值）、1024 和 2048。
- “Enable Bridge Slave Mode”（启用 Bridge 从模式）
- 选择此项以启用 AXI-MM 从接口。
- “VDM Enable”（VDM 启用）
- 选择此项以启用供应商定义报文。
- “AXI Lite Slave Interface”（AXI4-Lite 从接口）
- 选择此项以启用 AXI4-Lite 从接口，此接口可访问 DMA 队列空间。
- “AXI Lite CSR Slave Interface”（AXI4-Lite CSR 从接口）
- 选择此项以启用 AXI4-Lite CSR 从接口，此接口可访问 DMA 配置空间寄存器或 Bridge 寄存器。
- “Enable PIPE Simulation”（启用 PIPE 仿真）
- 选中该选项时，可启用外部第三方总线功能模型 (BFM) 以连接至 Integrated Block for PCIe 的 PIPE 接口。欲知详情，请参阅使用集成端点 PCI Express 块采用 Gen3 x8 和 Gen2 x8 配置进行 PIPE 模式仿真(XAPP1184)。请参阅其中设计，了解如何将 UltraScale™ 器件 核的外部 PIPE 接口端口连接到第三方 BFM。
- “Tandem Configuration or Dynamic Function eXchange”（串联配置或 Dynamic Function eXchange）
- 您可选择 Dynamic Function eXchange (DFX) over PCIe，DFX 使用 MCAP 接口。QDMA Subsystem for PCIe 不支持串联配置模式。
- “Enable GT Channel DRP Ports”（启用 GT 通道 DRP 端口）
- 选择该选项以启用 GT 专用的 DRP 端口。
- “Enable PCIe DRP Ports”（启用 PCIe DRP 端口）
- 选择该选项以启用 PCIe 专用的 DRP 端口。
- “Additional Transceiver Control and Status Ports”（其它收发器控制和状态端口）
- 选择此项以启用任何附加端口。