Master Bridge 负责处理从 Integrated Block for PCI Express 接收的 PCIe MemWr 和 MemRd 请求 TLP；并提供一种方法，将在 PCIe 域地址中映射的地址转换为存储器映射 AXI4 地址域。每个 PCIe MemWr 请求 TLP 报头都用于为存储器映射 AXI4 总线创建地址和限定符，并将关联的写入数据传递到寻址的存储器映射 AXI4 从接口。Master Bridge 最多可支持 32 个活动 PCIe MemWr 请求 TLP。PCIe MemWr 请求 TLP 支持如下所示：
- 4 用于 64 位 AXI4 数据宽度
- 8 用于 128 位 AXI4 数据宽度
- 16 用于 256 位 AXI4 数据宽度
- 32 用于 512 位 AXI4 数据宽度
每个 PCIe MemRd 请求 TLP 报头都用于为存储器映射 AXI4 总线创建地址和限定符。从寻址存储器映射 AXI4 Slave Bridge 中收集读取数据，用于生成完成 TLP，然后将这些 TLP 传递到 Integrated Block for PCI Express。处于 AXI Bridge 模式的 Master Bridge 最多可支持 32 个活动 PCIe MemRd 请求 TLP（含暂挂完成），以提高 AXI4 流水打拍的性能。