含完成的 AXI 串流设计示例 - 4.0 简体中文

QDMA Subsystem for PCI Express v4.0 产品指南 (PG302)

Document ID
PG302
Release Date
2022-05-20
Version
4.0 简体中文
图 1. AXI4-Stream 设计示例

上述设计示例是按如下设置生成的:“Basic”(基本)选项卡中的“DMA Interface Selection”(DMA 接口选择)选项设为AXI Stream with Completion(含完成的 AXI 串流)。在此模式中,AXI-ST H2C 接口连接到数据检查器,AXI-ST C2H 接口连接到数据生成器,CMPT 接口则连接到完成生成器模块。该图显示 AXI4-Lite 主接口连接到 4 KB 的块 RAM 和用户控制逻辑。软件可通过 AXI4-Lite 主接口控制数据检查器和数据生成器。数据生成器和检查器仅适用于预定义模式,即 16 位增量模式(从 0 开始)。此数据文件包含在驱动程序包中。

模式生成器和检查器可使用 设计示例寄存器 中提供的寄存器来进行控制。