完成状态结构 - 4.0 简体中文

QDMA Subsystem for PCI Express v4.0 产品指南 (PG302)

Document ID
PG302
Release Date
2022-05-20
Version
4.0 简体中文

Completion Status(完成状态)位于完成环的最后一个位置,即,完成环基址 + (完成长度大小 (8,16,32) * (完成环大小 – 1))。

为了使 QDMA Subsystem for PCIe 将完成状态写入完成环,必须在完成上下文中启用完成状态。除了影响中断外,在完成上下文中定义的触发模式也会对完成状态的写入进行调制。根据中断/状态调制,发生以下任一状况时,即可写入完成状态:
  1. CMPT 包写入完成环。
  2. 收到来自软件的 CMPT-CIDX 更新,表明有更多完成条目等待读取。
  3. 与各 CMPT QID 关联的定时器到期,并在基于定时器的触发模式下进行编程。
表 1. AXI4-Stream 完成状态结构
位宽 字段名称 描述
[63:37] 27   保留
[36:35] 2 error

错误。

0x0:无错误

0x1:收到错误的 CIDX 更新

0x2:描述符错误

0x3:CMPT 环上溢错误

[34:33] 2 int_state 中断状态。

0:ISR

1:TRIG

[32] 1 color 颜色状态位
[31:16] 16 cidx 使用者索引 (RO)
[15:0] 16 pidx 生产者索引