当处理 AXI 到 PCIe 存储器读取请求或 PCIe 配置读取/写入请求后未返回完成 (Cpl) 或具有数据的完成 (CplD) TLP 时，将发生完成超时。对于 PCIe 配置读取/写入请求，这些完成必须在 C_COMP_TIMEOUT 参数选定值范围内完成（从发出请求的时间算起）。对于 PCIe 存储器读取请求，这些完成必须在 PCIe 配置空间寄存器的器件控制 2 寄存器中设置的值范围内完成。如果发生完成超时，则 OKAY 响应将断言有效，并且在存储器映射 AXI4 总线上全部布局 1 数据。