核规格 |
支持的器件系列 |
Zynq®
UltraScale+™ MPSoC 系列 |
支持的用户接口 |
AXI 存储器映射接口: |
资源 |
请参阅 DPU 配置。 |
随核提供 |
设计文件 |
加密 RTL |
设计示例 |
Verilog |
约束文件 |
赛灵思设计约束 (XDC) |
支持的软件驱动程序 |
包含在 PetaLinux 中 |
测试激励文件 |
不提供 |
仿真模型 |
不提供 |
经过测试的设计流程 |
设计输入 |
Vivado® Design Suite 和
Vitis™
统一软件平台 |
仿真 |
不适用 |
综合 |
Vivado®
综合 |
赛灵思支持网页
|
- Linux 操作系统和驱动程序支持信息可从 DPUCZDX8G TRD 或
Vitis™ AI 开发套件获取。
- 要了解受支持的工具版本,请参阅
Vivado Design Suite 用户指南:版本说明、安装和许可(UG973)。
-
DPUCZDX8G 是由 Vitis AI 编译器生成的指令驱动的。目标神经网络 (NN)、DPUCZDX8G 硬件架构或 AXI 数据宽度发生更改时,必须通过更新 arch.json 文件来重新生成包含 DPUCZDX8G 指令的相关 .xmodel 文件。
- DPU 不支持 hw_emu 函数。原因如下:
- DPU 的 RTL 代码已加密。
Vitis™
不对源代码进行分析。
- DPU 是协处理器,需要高度复杂的测试环境才能进行充分的设计验证。
|