reg_dpu0_start 处于高位状态即表示为 DPUCZDX8G core0 启动 DPUCZDX8G 任务。此任务结束时，DPUCZDX8G 会生成中断，表示任务完成，且 reg_dpu_isr 中的 bit0 设为 1。reg_dpu_isr 中的有效位的位置取决于 DPUCZDX8G 核的数量。例如，当 DPUCZDX8G core1 完成任务而 DPUCZDX8G core0 仍在处理过程中时，reg_dpu_isr 将包含 2’b10。
DPU IP 可配置为例化 1-4 个核（请参阅 DPU 配置）。已配置的 DPU 的 IP 封装文件将包含最多 4 个 dpux_interrupt 信号，对应于核的数量。这些信号将布线穿过 concat（串联）块，然后连接到 PS，如下图所示。
图 1. 多个 DPU 核的中断串联
注释：
- irq7~irq0 对应于 pl_ps_irq0[7:0]。
- irq15~irq8 对应于 pl_ps_irq1[7:0]。