核概述 - 4.0 简体中文

面向 Zynq UltraScale+ MPSoC 的 DPUCZDX8G 产品指南 (PG338)

Document ID
PG338
Release Date
2022-06-24
Version
4.0 简体中文

赛灵思 DPUCZDX8G 是专为卷积神经网络最优化的可编程引擎。它由高性能调度器模块、混合计算阵列模块、指令提取单元模块和全局存储器池模块组成。DPUCZDX8G 是微码引擎,它使用专用指令集,支持诸多卷积神经网络的有效实现。其中部署的部分卷积神经网络示例包括 VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet 和 FPN 等。

DPUCZDX8G IP 是在选定 Zynq® UltraScale+™ MPSoC 器件的可编程逻辑 (PL) 中实现的,与处理器系统 (PS) 直接相连。DPUCZDX8G 用于执行从神经网络图 (graph) 生成并已编译的微码,需可访问的存储器位置用于输入图像、临时数据和输出数据。此外还需要应用处理单元 (APU) 上运行的程序来维护中断并协调数据传输。

DPUCZDX8G 的顶层模块框图如下图所示。

图 1. DPUCZDX8G 顶层模块框图
其中:
  • APU - 应用处理单元
  • PE - 处理引擎
  • DPU - 深度学习处理单元