PS I/O Levels

Zynq UltraScale+ MPSoC Data Sheet: DC and AC Switching Characteristics (DS925)

Document ID
DS925
Release Date
2023-12-26
Revision
1.26 English
Table 1. PS MIO and CONFIG DC Input and Output Levels
I/O Standard 1 VIL VIH VOL VOH IOL IOH
V, Min V, Max V, Min V, Max V, Max V, Min mA mA
LVCMOS33 –0.300 0.800 2.000 VCCO_PSIO 0.40 2.40 12 –12
LVCMOS25 –0.300 0.700 1.700 VCCO_PSIO + 0.30 0.70 1.70 12 –12
LVCMOS18 –0.300 35% VCCO_PSIO 65% VCCO_PSIO VCCO_PSIO + 0.30 0.45 VCCO_PSIO  – 0.45 12 –12
  1. Tested according to relevant specifications.
Table 2. PS DDR DC Input and Output Levels
DDR Standard 1 VIL VIH VOL 2 VOH 2 IOL IOH
V, Min V, Max V, Min V, Max V, Max V, Min mA mA
DDR4 0.000 VREF – 0.100 VREF + 0.100 VCCO_PSDDR 0.8 x VCCO_PSDDR – 0.150 0.8 x VCCO_PSDDR + 0.150 10 –0.1
LPDDR4 0.000 VREF – 0.100 VREF + 0.100 VCCO_PSDDR 0.3 x VCCO_PSDDR – 0.150 0.3 x VCCO_PSDDR + 0.150 0.1 –10
DDR3 –0.300 VREF – 0.100 VREF + 0.100 VCCO_PSDDR 0.5 x VCCO_PSDDR – 0.175 0.5 x VCCO_PSDDR + 0.175 8 –8
LPDDR3 0.000 VREF – 0.100 VREF + 0.100 VCCO_PSDDR 0.5 x VCCO_PSDDR – 0.150 0.5 x VCCO_PSDDR + 0.150 8 –8
DDR3L –0.300 VREF – 0.090 VREF + 0.090 VCCO_PSDDR 0.5 x VCCO_PSDDR – 0.150 0.5 x VCCO_PSDDR + 0.150 8 –8
  1. Tested according to relevant specifications.
  2. DDR4 VOL/VOH specifications are only applicable for DQ/DQS pins.