Fixed Mode 100G Signaling - 1.0 English

Versal Adaptive SoC Integrated 400G High Speed Channelized Cryptography Engine Subsystem Product Guide (PG372)
Document ID
PG372
Release Date
2024-01-30
Version
1.0 English

Fixed Mode 100G operation uses a 256-bit data bus. Up to four 100G ports are supported at one time.

Table 1. Fixed Mode 100G Signaling
Port Segment(s) Interface Function Signaling
0 M=0…1 Encryption Ingress (ENC_IGR) ready enc_igr_axis_tready_0
almost_full enc_igr_axis_taf_0
valid enc_igr_axis_tvalid_0
seg<M>_data[127:0] enc_igr_axis_tdata_<M>[127:0]
seg<M>_ena enc_igr_axis_tuser_ena<M>
seg<M>_sop enc_igr_axis_tuser_sop<M>
seg<M>_eop enc_igr_axis_tuser_eop<M>
seg<M>_err enc_igr_axis_tuser_err<M>
seg<M>_mty enc_igr_axis_tuser_mty<M>
Encryption Egress (ENC_EGR) valid enc_egr_axis_tvalid_0
seg<M>_data[127:0] enc_egr_axis_tdata_<M>[127:0]
seg<M>_ena enc_egr_axis_tuser_ena<M>
seg<M>_sop enc_egr_axis_tuser_sop<M>
seg<M>_eop enc_egr_axis_tuser_eop<M>
seg<M>_err enc_egr_axis_tuser_err<M>
seg<M>_mty enc_egr_axis_tuser_mty<M>
Decryption Ingress (DEC_IGR) ready dec_igr_axis_tready_0
almost_full dec_igr_axis_taf_0
valid dec_igr_axis_tvalid_0
seg<M>_data[127:0] dec_igr_axis_tdata_<M>[127:0]
seg<M>_ena dec_igr_axis_tuser_ena<M>
seg<M>_sop dec_igr_axis_tuser_sop<M>
seg<M>_eop dec_igr_axis_tuser_eop<M>
seg<M>_err dec_igr_axis_tuser_err<M>
seg<M>_mty dec_igr_axis_tuser_mty<M>
Decryption Egress (DEC_EGR) valid dec_egr_axis_tvalid_0
seg<M>_data[127:0] dec_egr_axis_tdata_<M>[127:0]
seg<M>_ena dec_egr_axis_tuser_ena<M>
seg<M>_sop dec_egr_axis_tuser_sop<M>
seg<M>_eop dec_egr_axis_tuser_eop<M>
seg<M>_err dec_egr_axis_tuser_err<M>
seg<M>_mty dec_egr_axis_tuser_mty<M>
1 M=2…3 Encryption Ingress (ENC_IGR) ready enc_igr_axis_tready_1
almost_full enc_igr_axis_taf_1
valid enc_igr_axis_tvalid_1
seg<M>_data[127:0] enc_igr_axis_tdata_<M>[127:0]
seg<M>_ena enc_igr_axis_tuser_ena<M>
seg<M>_sop enc_igr_axis_tuser_sop<M>
seg<M>_eop enc_igr_axis_tuser_eop<M>
seg<M>_err enc_igr_axis_tuser_err<M>
seg<M>_mty enc_igr_axis_tuser_mty<M>
Encryption Egress (ENC_EGR) valid enc_egr_axis_tvalid_1
seg<M>_data[127:0] enc_egr_axis_tdata_<M>[127:0]
seg<M>_ena enc_egr_axis_tuser_ena<M>
seg<M>_sop enc_egr_axis_tuser_sop<M>
seg<M>_eop enc_egr_axis_tuser_eop<M>
seg<M>_err enc_egr_axis_tuser_err<M>
seg<M>_mty enc_egr_axis_tuser_mty<M>
Decryption Ingress (DEC_IGR) ready dec_igr_axis_tready_1
almost_full dec_igr_axis_taf_1
valid dec_igr_axis_tvalid_1
seg<M>_data[127:0] dec_igr_axis_tdata_<M>[127:0]
seg<M>_ena dec_igr_axis_tuser_ena<M>
seg<M>_sop dec_igr_axis_tuser_sop<M>
seg<M>_eop dec_igr_axis_tuser_eop<M>
seg<M>_err dec_igr_axis_tuser_err<M>
seg<M>_mty dec_igr_axis_tuser_mty<M>
Decryption Egress (DEC_EGR) valid dec_egr_axis_tvalid_1
seg<M>_data[127:0] dec_egr_axis_tdata_<M>[127:0]
seg<M>_ena dec_egr_axis_tuser_ena<M>
seg<M>_sop dec_egr_axis_tuser_sop<M>
seg<M>_eop dec_egr_axis_tuser_eop<M>
seg<M>_err dec_egr_axis_tuser_err<M>
seg<M>_mty dec_egr_axis_tuser_mty<M>
2 M=4…5 Encryption Ingress (ENC_IGR) ready enc_igr_axis_tready_2
almost_full enc_igr_axis_taf_2
valid enc_igr_axis_tvalid_2
seg<M>_data[127:0] enc_igr_axis_tdata_<M>[127:0]
seg<M>_ena enc_igr_axis_tuser_ena<M>
seg<M>_sop enc_igr_axis_tuser_sop<M>
seg<M>_eop enc_igr_axis_tuser_eop<M>
seg<M>_err enc_igr_axis_tuser_err<M>
seg<M>_mty enc_igr_axis_tuser_mty<M>
Encryption Egress (ENC_EGR) valid enc_egr_axis_tvalid_2
seg<M>_data[127:0] enc_egr_axis_tdata_<M>[127:0]
seg<M>_ena enc_egr_axis_tuser_ena<M>
seg<M>_sop enc_egr_axis_tuser_sop<M>
seg<M>_eop enc_egr_axis_tuser_eop<M>
seg<M>_err enc_egr_axis_tuser_err<M>
seg<M>_mty enc_egr_axis_tuser_mty<M>
Decryption Ingress (DEC_IGR) ready dec_igr_axis_tready_2
almost_full dec_igr_axis_taf_2
valid dec_igr_axis_tvalid_2
seg<M>_data[127:0] dec_igr_axis_tdata_<M>[127:0]
seg<M>_ena dec_igr_axis_tuser_ena<M>
seg<M>_sop dec_igr_axis_tuser_sop<M>
seg<M>_eop dec_igr_axis_tuser_eop<M>
seg<M>_err dec_igr_axis_tuser_err<M>
seg<M>_mty dec_igr_axis_tuser_mty<M>
Decryption Egress (DEC_EGR) valid dec_egr_axis_tvalid_2
seg<M>_data[127:0] dec_egr_axis_tdata_<M>[127:0]
seg<M>_ena dec_egr_axis_tuser_ena<M>
seg<M>_sop dec_egr_axis_tuser_sop<M>
seg<M>_eop dec_egr_axis_tuser_eop<M>
seg<M>_err dec_egr_axis_tuser_err<M>
seg<M>_mty dec_egr_axis_tuser_mty<M>
3 M=6…7 Encryption Ingress (ENC_IGR) ready enc_igr_axis_tready_3
almost_full enc_igr_axis_taf_3
valid enc_igr_axis_tvalid_3
seg<M>_data[127:0] enc_igr_axis_tdata_<M>[127:0]
seg<M>_ena enc_igr_axis_tuser_ena<M>
seg<M>_sop enc_igr_axis_tuser_sop<M>
seg<M>_eop enc_igr_axis_tuser_eop<M>
seg<M>_err enc_igr_axis_tuser_err<M>
seg<M>_mty enc_igr_axis_tuser_mty<M>
Encryption Egress (ENC_EGR) valid enc_egr_axis_tvalid_3
seg<M>_data[127:0] enc_egr_axis_tdata_<M>[127:0]
seg<M>_ena enc_egr_axis_tuser_ena<M>
seg<M>_sop enc_egr_axis_tuser_sop<M>
seg<M>_eop enc_egr_axis_tuser_eop<M>
seg<M>_err enc_egr_axis_tuser_err<M>
seg<M>_mty enc_egr_axis_tuser_mty<M>
Decryption Ingress (DEC_IGR) ready dec_igr_axis_tready_3
almost_full dec_igr_axis_taf_3
valid dec_igr_axis_tvalid_3
seg<M>_data[127:0] dec_igr_axis_tdata_<M>[127:0]
seg<M>_ena dec_igr_axis_tuser_ena<M>
seg<M>_sop dec_igr_axis_tuser_sop<M>
seg<M>_eop dec_igr_axis_tuser_eop<M>
seg<M>_err dec_igr_axis_tuser_err<M>
seg<M>_mty dec_igr_axis_tuser_mty<M>
Decryption Egress (DEC_EGR) valid dec_egr_axis_tvalid_3
seg<M>_data[127:0] dec_egr_axis_tdata_<M>[127:0]
seg<M>_ena dec_egr_axis_tuser_ena<M>
seg<M>_sop dec_egr_axis_tuser_sop<M>
seg<M>_eop dec_egr_axis_tuser_eop<M>
seg<M>_err dec_egr_axis_tuser_err<M>
seg<M>_mty dec_egr_axis_tuser_mty<M>
  1. <N> = port number 0-3 and <M> is the segment number 0 to 7.