LC タンク型 PLL

各クワッドには、HSCLK0 ブロックと HSCLK1 ブロックに 1 つずつ、合計 2 つの LC 型 PLL (LCPLL) があります。チャネルのライン レートが RPLL の動作範囲を超える場合は、LCPLL を使用する必要があります。GTYE5_QUAD/GTYP_QUAD プリミティブには両方の LCPLL が含まれており、いずれかの LCPLL を使用する場合はこのプリミティブをインスタンシエートする必要があります。

LCPLL 入力基準クロックの選択については、基準クロックの選択および分配 で説明しています。LCPLL の出力は、同じクワッド内のシリアル トランシーバー チャネルの TX および RX クロック分周器ブロックに入力され、このブロックで PMA および PCS ブロックで使用されるシリアルおよびパラレル クロックの生成が制御されます。HSCLK0 からの LCPLL はチャネル 0/1 のみを駆動でき、HSCLK1 からの LCPLL はチャネル 2/3 のみを駆動できます。

次の図に、LCPLL アーキテクチャの概念図を示します。入力クロックは、位相周波数検出器へ接続する前に M で分周できます。VCO の逓倍率はフィードバック分周器 N で決定されます。ライン レートが 30.5Gb/s 以下の場合、N と小数部を組み合わせた実効分周率のフラクショナル N 分周器がサポートされます。LCPLL 出力の周波数は、LCPLLCLKOUT_RATE の設定によって決定します。LCPLLCLKOUT_RATE を HALF に設定すると、出力周波数は VCO 周波数の 1/2 となります。FULL に設定すると、出力周波数は VCO 周波数と同じ値になります。ロック インジケーター ブロックは、基準クロックの周波数と VCO フィードバック クロックの周波数を比較して、PLL のロック条件を判断します。

LCPLL の公称動作範囲は 8.0GHz ～ 16.375GHz です。実際の LCPLL の動作範囲はデバイスのスピード グレードにより異なります。詳細は、Versal ACAP のデータシート を参照してください。Versal ACAPs Transceivers Wizard は、アプリケーション要件に応じて LCPLL の適切な設定値を選択します。

LCPLL 出力周波数 (GHz) は次の式で求められます。ライン レートが 30.5Gb/s を超える場合、小数部はバイパスされます。

ライン レート (Gb/s) は次の式で求められます。D は、チャネル内の TX/RX クロック分周器の値を表します。

図 2 に含まれるフィードバック分周器の小数部は、次の式で求められます。

次の表に、分周器で設定可能な値を示します。