LVPECL
Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)
Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語
次の図に、LVPECL オシレーターと GTY トランシーバーの基準クロック入力の接続を示します。
図 1.
LVPECL オシレーターと GTY トランシーバーの基準クロック入力の接続
