GTYE5_QUAD の各受信チャネルにある RX クロック データ リカバリ (CDR) 回路は、入力データ ストリームからリカバリ クロックとリカバリ データを抽出します。次の図に、CDR ブロックのアーキテクチャの詳細を示します。わかりやすいようにクロック パスを破線で示しています。
図 1. CDR の詳細図
GTY トランシーバーは、位相ローテーターを搭載した CDR アーキテクチャを採用しています。入力されたデータは、最初にレシーバーのイコライゼーション ステージを通過します。平均化されたデータは、エッジ サンプラーおよびデータ サンプラーでキャプチャされます。データ サンプラーでキャプチャされたデータは、CDR ステート マシンを通過してダウンストリームのトランシーバー ブロックへ転送されます。
CDR ステート マシンは、エッジ サンプラーとデータ サンプラーの両方のデータを使用して入力データ ストリームの位相を判断し、位相補間 (PI) を制御します。エッジ サンプラーの位相はデータ ストリームが変更する部分に位置し、データ サンプラーの位相はデータ アイの中央に位置します。
図 2. CDR サンプラーの位置
RPLL または LCPLL が位相インターポレーターに基本クロックを供給します。この位相インターポレーターが高精度で等間隔のサンプリング位相を生成することによって、CDR ステート マシンの細かい位相制御が可能になります。CDR ステート マシンは、ローカル PLL 基準クロックから周波数オフセットがある入力データ ストリームをトラッキングできます。CDR ステート マシンは、ローカル PLL 基準クロックから周波数オフセットがある入力データ ストリームをトラッキングできます。