RX インターフェイス

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

RX インターフェイスは、GTY トランシーバーの RX データパスへの入り口です。アプリケーションは、RXUSRCLK の立ち上がりエッジで RXDATA ポートからデータを受け取ることで、GTY トランシーバーからデータを受信します。ポート幅は、2、4、または 8 バイト幅から選択できます。実際のポート幅は、RX_DATA_WIDTH 属性と RX_INT_DATA_WIDTH 属性、および 8B10B デコードが有効かどうかによって決まります。有効なポート幅は、16、20、32、40、64、80 および 128 ビットです。ポート幅を 128 ビットから 160 ビットに拡張するには、CH*_RXTRL0 ポートと CH*_RXTRL1 ポートを一緒に使用する必要があります。インターフェイスでのパラレル クロック (RXUSRCLK) レートは、RX ライン レート、RXDATA ポート幅、および 8B/10B デコードが有効かどうかによって決まります。ここでは、パラレル クロックがどのように駆動されるかを示し、それらが正しく動作するための制約について説明します。最高速トランスミッター データ レートの場合、指定動作範囲内で RXUSRCLK レートを実現するには 8 バイト インターフェイスが必要です。