シングル レーン モードで RX バッファーをバイパスするには、トランシーバーを次のように設定します。
- CH*_RX_PHALIGN_CFG0[31] =
1'b1
(DLY_ALIGN_EN) - CH*_RX_PHALIGN_CFG0[30] =
1'b1
(PH_ALIGN_EN) - CH*_RX_PHALIGN_CFG0[17:16] =
2'b00
(SYNC_MODE) - CH*_RX_PHALIGN_CFG0[15] =
1'b0
(SYNC_MULTI_LANE) - CH*_RX_PHALIGN_CFG0[14] =
1'b1
(RXBUF_BYPASS_MODE) - CH*_RX_PHALIGN_CFG1[3:2] =
2'b00
(CHAIN_MODE) - CH*_RX_PHALIGN_CFG1[1] =
1'b0
(ASYNC_GBOX_PHALIGN_EN) - CH*_PIPE_CTRL_CFG7[14:12] =
3'b010
または3'b101
(RXOUTCLKCTL) RXOUTCLK のソースとしてリカバリ クロックまたはプログラマブル分周器のクロックを選択
トランシーバー基準クロックを選択した場合、RXOUTCLK を RXUSRCLK のソースとして使用します。RXOUTCLK と選択したトランシーバー基準クロックが目的の周波数で動作していることを確認してください。RX バッファーをバイパスする場合は、次の条件の後に必ず RX 位相アライメントの手順を実行してください。
- トランシーバー RX のリセットまたは電源投入。
- RPLL/LCPLL のリセットまたは電源投入。
- RX リカバリ クロックのソースまたは周波数の変更。
- RX ライン レートの変更。
次の図に、自動 RX 位相アライメントを実行し、温度と電圧の変動に合わせて RXUSRCLK を調整する RX 遅延アライメントを使用するために必要な手順を示します。
図 1. RX バッファー バイパス — シングル レーン自動モード
注記:
- この図はイベント シーケンスを表しており、正確な縮尺ではありません。
- レシーバーのリセットや RX のレート変更などの後、PHYCLK と RXUSRCLK の位相を揃えるために、RX 位相アライメントが実行される必要があります。RX 位相および遅延アライメントは、CH*_RXPHDLYRESET をアサートすると開始されます。
- CH*_RXSYNCDONE の立ち上がりエッジが検出されると、RX 位相アライメントが完了したことを示します。この信号は、次にアライメントを開始するまでアサートしたままとなります。
- CH*_RXSYNCDONE がこの図に示すシーケンスに従わない場合、GTRXRESET のアサート/ディアサートが必要です。
- RX 遅延アライメントは、温度や電圧の変動に合わせて継続的に RXUSRCLK を調整します。