RX 同期ギアボックス

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

RX 同期ギアボックスは、64B/66B と 64B/67B のヘッダーおよびペイロードの分割をサポートします。受信したデータのペイロードとヘッダーの出力ピンとして、CH*_RXDATA[127:0] および CH*_RXHEADER[5:0] を通常モードで使用します。TX 同期ギアボックス と同様に、RX 同期ギアボックスもシングル クロックを使用する PMA と共に動作します。このため、出力データが無効になる可能性があります。出力ピンの CH*_RXHEADERVALID および CH*_RXDATAVALID が、適切なヘッダーおよびデータが有効な値であるかを示します。RX 同期ギアボックスは、2 バイト、4 バイト、8 バイト、および 16 バイトのインターフェイスをサポートします。

RX 同期ギアボックスから出力されるデータは、アラインする必要はありません。アライメントは、インターコネクト ロジックで実行されます。正確にアラインされるまで、CH*_RXGEARBOXSLIP ポートを使用してギアボックスから各サイクルごとにデータをスリップします。ビットスリップ動作が完了して出力データが安定するまでには、特定のサイクル数が必要です。データのデスクランブルとブロックの同期化はインターコネクト ロジックで実行されます。