TX インターフェイスの駆動

TXUSRCLK の周波数によって、Versal アーキテクチャのクロック リソースを使用して TX インターフェイスのパラレル クロックを駆動する方法は異なります。図 1 では、TXOUTCLK は PMA から出力されており、TXOUTCLKCTL = 3'b010 と設定して TXPHYCLK パスを選択しています (TX のファブリック クロック出力制御 参照)。

• 入力基準クロック周波数および必要なライン レートに応じて、TXOUTCLKCTL を適切に設定した BUFG_GT が必要です。ほとんどの場合、Versal ACAPs Transceivers Wizard を使用すると、個々のデザイン要件に基づいてサンプル デザインを作成できます。
• TX バッファーをバイパスする使用モデルの場合、クロック リソースへの制約が追加されます。詳細は、TX バッファーのバイパス を参照してください。