シングル レーン モードで TX バッファーをバイパスするには、トランシーバーを次のように設定します。
- CH*_TX_PHALIGN_CFG0[31] =
1'b1(DLY_ALIGN_EN) - CH*_TX_PHALIGN_CFG0[30] =
1'b1(PH_ALIGN_EN) - CH*_TX_PHALIGN_CFG0[17:16] =
2'b00(SYNC_MODE) - CH*_TX_PHALIGN_CFG0[15] =
1'b0(SYNC_MULTI_LANE) - CH*_TX_PHALIGN_CFG0[14] =
1'b1(TXBUF_BYPASS_MODE) - CH*_TX_PHALIGN_CFG1[2:1] =
2'b00(CHAIN_MODE) - CH*_TX_PHALIGN_CFG1[0] =
1'b0(ASYNC_GBOX_PHALIGN_EN) - CH*_PIPE_CTRL_CFG7[2:0] =
3'b011、3'b100、3'b101(TXOUTCLKCTL) TXOUTCLK のソースとしてトランシーバー基準クロックまたはプログラマブル分周器のクロックを選択
トランシーバーの基準クロック選択で、TXOUTCLK を TXUSRCLK のソースとして使用します。TXOUTCLK と選択したトランシーバー基準クロックが目的の周波数で動作していることを確認してください。TX バッファーをバイパスする場合は、次の条件の後に必ず TX 位相アライメント プロセスを実行します。
- トランシーバー TX のリセットまたは電源投入
- RPLL/LCPLL のリセットまたは電源投入
- トランシーバーの基準クロック ソースまたは周波数の変更
- TX ライン レートの変更
次の図に、自動 TX 位相アライメントを実行し、TX 遅延アライメントを使用して温度と電圧の変動に合わせて TXUSRCLK を調整するために必要な手順を示します。
図 1. TX バッファー バイパス — シングル レーン自動モード
注記:
- この図はイベント シーケンスを表しており、正確な縮尺ではありません。
- トランスミッターのリセットや TX のレート変更などの後に、TX 位相アライメントを実行して PHYCLK と TXUSRCLK の位相を揃える必要があります。TX 位相および遅延アライメントは、CH*_TXPHDLYRESET をアサートすると開始されます。
- CH*_TXSYNCDONE の立ち上がりエッジが検出されると、TX 位相アライメントが完了したことを示します。この信号は、次にアライメントを開始するまでアサートしたままとなります。
- CH*_TXSYNCDONE がこの図に示すシーケンスに従わない場合、GTTXRESET のアサート/ディアサートが必要です。
- TX 遅延アライメントは、温度や電圧の変動に合わせて継続的に TXUSRCLK を調整します。