TX バッファーのバイパス

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

TX バッファーをバイパスする場合、TX 位相アライメント回路によって PCS パラレル クロック ドメイン (PHYCLK) と TXUSRCLK ドメインの位相差が調整されます。また、この回路は温度と電圧の変動に合わせて TXUSRCLK を継続的に調整する TX 遅延アライメントも実行します。TX の位相と遅延の調整は、GTY トランシーバーで自動実行できます。 バッファーと位相アライメントの比較は、表 1 を参照してください。次の図に、TX バッファーのバイパスが可能な TX 位相アライメントを示します。TX 位相アライメントが実行される前は、PCS パラレル クロック ドメイン (PHYCLK) と TXUSRCLK ドメイン間に保証された位相関係はありません。

図 1. TX バッファーのバイパス
注記: マルチ レーン バッファー バイパスを使用するには、クワッドが連続的に配置されている必要があります。