TX パターン ジェネレーター

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

擬似乱数ビット シーケンス (PRBS) は、一般に、高速リンクにおけるシグナル インテグリティの検証に使用されます。これらのシーケンスには規則性がないように見えますが、リンク品質の計測に使用される特定のプロパティがあります。GTY トランシーバーのパターン ジェネレーター ブロックは、次の表に示す業界標準規格の PRBS パターンを生成できます。

表 1. サポートされる PRBS パターン
名前 多項式 シーケンス長 説明
PRBS-7 1 + X6 + X7 27 - 1 ビット 8B/10B を使用するチャネルの検証に使用します。
PRBS-9 1 + X5 + X9 29 - 1 ビット 「ITU-T Recommendation O.150、Section 5.1」。PRBS-9 は、SFP+ に推奨されているテスト パターンの 1 つです。
PRBS-15 1 + X14 + X15 215 - 1 ビット 「ITU-T Recommendation O.150、Section 5.3」。主にジッター測定に使用されるパターンであり、Keysight 社の DCA-X サンプリング オシロスコープが処理できる最長パターンです。
PRBS-23 1 + X18 + X23 223 - 1 ビット 「ITU-T Recommendation O.150、Section 5.6」。8B/10B 以外のエンコード方式に使用され、SONET 仕様で推奨されているテスト パターンの 1 つです。
PRBS-31 1 + X28 + X31 231 - 1 ビット 「ITU-T Recommendation O.150、Section 5.8」。8B/10B 以外のエンコード方式に使用され、10 ギガビット イーサネットに推奨されている PRBS テスト パターンです。「IEEE Std 802.3ae-2002」を参照してください。

PRBS パターンのほかに、トランシーバーは、内部データ幅に応じた 16UI、20UI、32UI、40UI、64UI、または 80UI 方形波のテスト パターンや 2UI 方形波のテスト パターンおよび PCI Express 準拠のテスト パターン生成もサポートしています。クロッキング パターンは、スペクトラム解析でよく実行される PLL ランダム ジッターの測定に使用されます。

表 2. PCI Express コンプライアンス パターン
シンボル K28.5 D21.5 K28.5 D21.5
ディスパリティ 0 1 1 0
パターン 0011111010 1010101010 1100000101 0101010101
図 1. 20 UI 方形波

リンク接続の検証やジッター耐性テスト用にエラー挿入ブロックがあります。PRBS パターンの反転バージョンが必要な場合は、CH*_TXPOLARITY 信号を使用して極性を制御します。

図 2. TX パターン ジェネレーター ブロック

パターン ジェネレーターは、生成したパターンにいつエラーを挿入するかを 2 つのモード選択によって制御できます。LEVEL モードでは、直前のサイクルで CH*_TXPRBSFORCEERR = High ならエラーが挿入されます。EDGE モードでは、CH*_TXPRBSFORCEERR が Low から High に遷移した直後のサイクルでしかエラーが挿入されません。次の図に、これらモードにおけるエラー挿入を示します。

図 3. LEVEL モードと EDGE モードのエラー挿入