アライメント ステータス信号

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

MCOMMA または PCOMMA アライメントが有効の間、ブロックはカンマ パターン一致機能により、シンボルの境界に再び揃えられます。アライメントが適切に完了すると、ブロックは CH*_RXBYTEISALIGNED を High に保持します。この時点で、RX_MCOMMA_ALIGNEN および RX_PCOMMA_ALIGNEN を 1'b0 に設定してアライメント機能をオフにすると、回路アライメントの状態を維持できます。CH*_RXBYTEISALIGNED を High にするには、PCOMMA に対する RX_PCOMMA_ALIGNEN を 1'b1 にする必要があります。同様に、CH*_RXBYTEISALIGNED を High にするには、MCOMMA に対する RX_MCOMMA_ALIGNEN を 1'b1 にする必要があります。カンマは、CH*_RXBYTEISALIGNED が High の間に到達可能です。カンマが境界に揃えられて到達する場合、変更はありません。カンマがずれた位置に到達すると、ブロックは再びカンマが揃うまで CH*_RXBYTEISALIGNED をディアサートします。到達したカンマに対してアライメントが有効のままのとき、ブロックは自動的に新しいカンマを最も近接した境界に揃えて、RXUSRCLK の 1 サイクル間、CH*_RXBYTEREALIGN を High に駆動します。

5Gb/s よりも高いライン レートで動作し、システムに過剰なノイズが発生するアプリケーションでは、有効なデータが存在しない場合に、バイト アライン ブロックによってデータが間違ったバイト境界に揃えられ、CH*_RXBYTEISALIGNED 信号が誤ってアサートされます。このようなアプリケーションでは、CH*_RXBYTEISALIGNED 信号 (インジケーター) およびデータの有効性を確認するためにシステム レベル チェックの準備が整っている必要があります。

PCIe や SATA のような RX OOB ブロックを使用するシステムでは、有効なバイト境界にロックして CH*_RXBYTEISALIGNED 信号をアサートした後、バイト アライン ブロックはバイト境界に変更がなくても CH*_RXBYTEISALIGNED 信号をディアサートする可能性があります。このようなアプリケーションでは、CH*_RXBYTEISALIGNED は、最初のアサート後、バイト境界が変更された際の有効なインジケーターとして利用できません。