トランシーバー プリミティブを使用したシミュレーションを実行するには、シミュレーション環境とテストベンチが特定の要件を満たしている必要があります。使用ハードウェア記述言語 (HDL) に基づいてサポートされるシミュレータの環境設定方法は、最新版の 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900: 英語版、日本語版) を参照してください。
GTYE5_QUAD プリミティブを使用するデザインのシミュレーションの要件は次のとおりです。
- シミュレータが SecureIP モデルをサポートしている。SecureIP は、IP 暗号化方式です。つまり、モデル化されたブロックのインプリメンテーションに使用される Verilog HDL の暗号化バージョンをサポートする必要があります。secureIP モデルをサポートするには、Verilog LRM (Language Reference Manual) 『IEEE Standard for Verilog Hardware Description Language』 (IEEE Std 1364-2005) に記載された暗号規格に準拠したシミュレータが必要です。
- VHDL シミュレーション用の混合言語シミュレータ。SecureIP モデルは基本的に Verilog を使用します。これらを VHDL デザインで使用する場合は、混合言語シミュレータが必要です。シミュレータは、VHDL および Verilog を同時にシミュレーションすることが要求されます。
- GTY トランシーバーの secureIP モデルがインストールされている。
- ｓecureIP の使用に対応するようにシミュレータが適切に設定されている (初期化ファイル、環境変数)。
- シミュレータの精度が適切に設定されている (Verilog)。